摘要：介紹了一種用于射頻識別（Radio Frequency Identification，RFID）系統(tǒng)讀寫器的數(shù)字鑒相器（DPFD）工作原理及其應(yīng)用，并結(jié)合二分頻率搜索方案，實(shí)現(xiàn)對數(shù)控振蕩器頻率預(yù)設(shè)字的控制和調(diào)整。采用EDA軟件中的VHDL編程完成該系統(tǒng)的設(shè)計(jì)與仿真，仿真結(jié)果表明，該數(shù)字鑒相器具有快速相位檢測和頻率采集的功能。

關(guān)鍵詞：RFID;全數(shù)字鎖相環(huán);DPFD;VHDL

中圖分類號：TN402" " 文獻(xiàn)標(biāo)志碼：A" " 文章編號：1671-0797（2023）15-0038-04

DOI：10.19514/j.cnki.cn32-1628/tm.2023.15.009

0" " 引言

近年來，隨著物聯(lián)網(wǎng)行業(yè)的快速崛起和發(fā)展，射頻識別（RFID）技術(shù)[1]已經(jīng)廣泛應(yīng)用于車輛管理、身份識別、自動收費(fèi)、公共交通以及無線定位等領(lǐng)域。RFID技術(shù)是一種非接觸的自動識別技術(shù)，其基本原理是利用射頻信號的空間耦合（電感或電磁耦合）或電磁反向散射的傳輸特性，實(shí)現(xiàn)對被識別物體的自動識別作用。

本地振蕩器是射頻識別（RFID）系統(tǒng)讀寫器結(jié)構(gòu)中發(fā)射機(jī)和接收機(jī)產(chǎn)生選定頻率的關(guān)鍵部件，如圖1所示。讀寫器主要由射頻天線、控制模塊、接收模塊、發(fā)送模塊、本地振蕩器及接口模塊組成，其作用是負(fù)責(zé)與標(biāo)簽之間進(jìn)行通信以及接收后端系統(tǒng)的控制指令。與模擬鎖相環(huán)相比，全數(shù)字鎖相環(huán)（ADPLL）具有鎖定速度快、穩(wěn)定性高、功耗低、體積小等優(yōu)點(diǎn)，隨著互補(bǔ)金屬氧化物半導(dǎo)體（Complementary Metal Oxide Semiconductor，CMOS）技術(shù)的發(fā)展，基于全數(shù)字鎖相環(huán)的頻率合成器被廣泛應(yīng)用于RFID系統(tǒng)，以實(shí)現(xiàn)頻率可變的本地振蕩器。

全數(shù)字鎖相環(huán)主要由數(shù)字鑒相器（DPFD）、控制單元（CU）、數(shù)控振蕩器（DCO）和分頻器組成，如圖2所示。其中，數(shù)字鑒相器是全數(shù)字鎖相環(huán)中重要的組成部分，它主要用于檢測輸入?yún)⒖夹盘柡头答伒絇FD的輸出信號之間的相位或頻率差異。本文設(shè)計(jì)的數(shù)字鑒相器包括鑒相器（PD）和鑒頻器（FD）兩個(gè)部分，并采用二分法進(jìn)行頻率搜索，以實(shí)現(xiàn)ADPLL的頻率快速鎖定。

1" " 電路設(shè)計(jì)

1.1" " DPFD設(shè)計(jì)

本文設(shè)計(jì)的數(shù)字DPFD主要由鑒相器（PD）和鑒頻器（FD）兩部分組成[2-3]。PD由觸發(fā)器和與非門電路組成，如圖3所示。PD檢測輸入?yún)⒖夹盘朏_REF與反饋信號F_DIV之間的相位差，并生成超前/滯后脈沖信號up_sig和dn_sig。在初始狀態(tài)下，up_sig和dn_sig脈沖都為0，直到檢測到F_REF或F_DIV的上升沿。如果PD檢測到F_REF的上升沿超前于F_DIV，則觸發(fā)器的up_sig有脈沖信號輸出。如果PD檢測到F_REF的上升沿滯后于F_DIV，則觸發(fā)器的dn_sig有脈沖信號輸出。為了避免PD產(chǎn)生死區(qū)脈沖，該電路新增由兩個(gè)與門組成的擴(kuò)展電路[4]，為控制電路（CU）產(chǎn)生穩(wěn)定的輸入信號up_trg和dn_trg。

FD由3個(gè)計(jì)數(shù)器和1個(gè)比較器組成，如圖4所示。3個(gè)計(jì)數(shù)器分別對3個(gè)輸入信號F_REF、up_trg和dn_trg的周期進(jìn)行計(jì)數(shù)，以執(zhí)行頻率采集。經(jīng)歷一個(gè)完整周期的計(jì)數(shù)后，比較器將對計(jì)數(shù)器輸出的up_trg脈沖個(gè)數(shù)和dn_trg脈沖個(gè)數(shù)進(jìn)行比較。如果系統(tǒng)檢測到up_trg的計(jì)數(shù)大于dn_trg，則觸發(fā)器輸出“慢”信號，輸出信號FS=0，表示F_REF的頻率比F_DIV高;如果系統(tǒng)檢測到up_trg的計(jì)數(shù)小于dn_trg，則觸發(fā)器輸出“快”信號，輸出信號FS=1，表示F_REF的頻率比F_DIV低?！奥焙汀翱臁钡亩x分別對應(yīng)于DCO運(yùn)行頻率的加速和減速。

1.2" " CU設(shè)計(jì)

本文對DCO預(yù)設(shè)頻率控制字（PW）控制的方法是用CU（控制單元）代替ADPLL中的數(shù)字環(huán)路濾波器（DLF）。CU是根據(jù)PFD輸出的“快”或者“慢”的信號調(diào)節(jié)DCO的PW來實(shí)現(xiàn)快速鎖定頻率。鎖相環(huán)有兩種鎖定頻率方法，第一種是漸進(jìn)頻率搜索方法，直到目標(biāo)頻率鎖定，如圖5所示;第二種方法是使用二分頻率搜索方案，它是一種快速搜索算法，頻率變化過程如圖6所示，與漸進(jìn)頻率搜索相比，ADPLL中的二分法搜索能更快地鎖定頻率。

在CU設(shè)計(jì)中，PW計(jì)算使用二分頻率搜索方案進(jìn)行調(diào)整，這是一個(gè)迭代過程，從給定的值[5]范圍內(nèi)確定估計(jì)的根。為了實(shí)現(xiàn)二分頻率搜索方案的運(yùn)行，需要對最大和最小頻率的確定進(jìn)行初始化。根據(jù)圖6，假設(shè)頻率控制有22個(gè)單詞，包括單詞0。如果目標(biāo)頻率增加，PW將增加一半，反之亦然。

二分法的計(jì)算公式可以寫成：

式中：fdco n+1為DCO下一個(gè)狀態(tài)的頻率控制字;f n dco為DCO當(dāng)前狀態(tài)的頻率控制字。

DCO頻率的增加或減少是由PFD所產(chǎn)生的快慢FS信號決定。PFD輸出信號FS=0表示需要增加DCO頻率，PFD輸出信號FS=1表示需要減少DCO頻率;CU的計(jì)算公式可以通過VHDL編程實(shí)現(xiàn)。

2" " 仿真結(jié)果和分析

在QuartusⅡ軟件中采用VHDL編程進(jìn)行仿真，仿真分為兩個(gè)部分：PFD仿真和PW計(jì)算仿真。

PFD的仿真波形如圖7和圖8所示，當(dāng)參考頻率F_REF為50 MHz、反饋信號F_DIV為57.16 MHz時(shí)，up_trg脈沖個(gè)數(shù)（Q_UP）小于dn_trg脈沖個(gè)數(shù)（Q_DN），數(shù)字鑒相器的輸出信號FS=1;當(dāng)參考頻率F_REF為50 MHz、反饋信號F_DIV為43.67 MHz時(shí)，up_trg脈沖個(gè)數(shù)（Q_UP）大于dn_trg脈沖個(gè)數(shù)（Q_DN），數(shù)字鑒相器的輸出信號FS=0。up_trg和dn_trg信號的脈沖寬度表示F_REF和F_DIV之間的相位差或相位誤差。up_trg和dn_trg的脈寬與相位誤差成正比關(guān)系，up_trg和dn_trg的脈寬越小，F(xiàn)_REF和F_DIV之間的相位誤差越小。

在控制單元（CU）設(shè)計(jì)中，PW計(jì)算模塊使用VHDL編碼實(shí)現(xiàn)。CU從鑒相器PFD中接收“慢”或“快”信號FS。在測試系統(tǒng)中，“慢”和“快”信號分別以0和1的二進(jìn)制形式表示。系統(tǒng)設(shè)定了9種輸入檢測，當(dāng)控制單元檢測到二進(jìn)制0時(shí)，PW增加;當(dāng)檢測到二進(jìn)制1時(shí)，PW減少。有9個(gè)PW輸出，第9個(gè)檢測是最后一個(gè)檢測，它為DCO輸出最終的PW。假設(shè)頻率最小值為0，最大值為429，PW計(jì)算仿真如圖9所示，顯示輸入信號FS=0000 111 01的PW測試結(jié)果分別為214、321、375、402、389、382、379、377、376，與人工計(jì)算理論值一致。由此可見，本文設(shè)計(jì)的CU實(shí)現(xiàn)了非?？斓腜W搜索，只需9個(gè)周期就可計(jì)算出所需的PW。

3" " 結(jié)束語

本文采用QuartusⅡ軟件設(shè)計(jì)了一種用于RFID讀寫器的數(shù)字鑒相器。此外，為了搜索DCO的目標(biāo)頻率，采用了一種二分頻率搜索方案來計(jì)算DCO頻率預(yù)設(shè)字PW。仿真結(jié)果表明，基于DPFD和二分法的PW搜索，實(shí)現(xiàn)了快速的相位檢測和頻率采集功能。

[參考文獻(xiàn)]

[1] 楊文貴.RFID讀寫器天線的研究[D].長春：長春理工大學(xué)，2020.

[2] ISHAK S N，SAMPE J，HASHIM F H，et al.Digital Phase-

Frequency Detector in All-Digital PLL-based Local Oscillator for Radio Frequency Identification System Transceiver[C]//2022 IEEE 18th International Colloquium on Signal Processing amp; Applications（CSPA），2022：231-236.

[3] ISHAK S N，SAMPE J，NAYAN N A，et al.A Fast Digital Phase Frequency Detector with Preset Word Frequency Searching in ADPLL for a UHF RFID Reader[J].Engineering，Technology amp; Applied Science Research，2022，12（5）：9379-9387.

[4] AZADMOUSAVI T，AZADBAKHT M，AGHDAM E N，et al.A Novel Zero Dead Zone PFD and Efficient CP for PLL Applications[J].Analog lntegrated Circuits and Signal Processing，2018，95（1）：83-91.

[5] CHU W，ZHAO Y，YUAN H.A Novel Divisional Bisection Method for the Symmetric Tridiagonal Eigenvalue Problem[J].Mathematics，2022，10（15）：2782.

收稿日期：2023-04-10

作者簡介：蔣小軍（1981—），女，湖南株洲人，碩士，講師，從事電子技術(shù)方面的教學(xué)和研究工作。