謝凌寒，孫祎軒，周穎，榮悅

（1.無(wú)錫力芯微電子股份有限公司，江蘇無(wú)錫214028；2.東南大學(xué)集成電路學(xué)院，南京210096）

1 引言

電子產(chǎn)品與人們的生活息息相關(guān)，電源管理芯片是電子產(chǎn)品的重要組成部分，近年來(lái)電子產(chǎn)品的性能迅速提高，對(duì)電源管理芯片提出了更高的要求，設(shè)計(jì)一種瞬態(tài)響應(yīng)速度快、輸出精度高、效率高的電源管理芯片具有較好的工程應(yīng)用價(jià)值[1]。

恒定導(dǎo)通時(shí)間（COT）型Buck DC-DC 轉(zhuǎn)換器由于具有結(jié)構(gòu)簡(jiǎn)單、瞬態(tài)響應(yīng)快等優(yōu)點(diǎn)，逐漸成為近年來(lái)的研究熱點(diǎn)。COT 型DC-DC 轉(zhuǎn)換器的環(huán)路控制方式可分為基于紋波的恒定導(dǎo)通時(shí)間（RBCOT）架構(gòu)、基于電流模的恒定導(dǎo)通時(shí)間（CMCOT）架構(gòu)和V2COT[2]架構(gòu)。RBCOT 架構(gòu)是COT 型DC-DC 轉(zhuǎn)換器的經(jīng)典架構(gòu)，反饋電壓直接控制比較器翻轉(zhuǎn)，并觸發(fā)固定導(dǎo)通時(shí)間的脈沖信號(hào)以控制上下功率管的導(dǎo)通與關(guān)斷，瞬態(tài)響應(yīng)速度較快。但傳統(tǒng)的RBCOT 架構(gòu)存在明顯問(wèn)題：一是等效串聯(lián)電阻（ESR）小的輸出電容帶來(lái)的閉環(huán)不穩(wěn)定問(wèn)題；二是環(huán)路中缺少誤差放大器，導(dǎo)致輸出精度比較低；三是開(kāi)關(guān)頻率變化問(wèn)題，固定導(dǎo)通時(shí)間控制的開(kāi)關(guān)頻率會(huì)隨著輸入電壓、輸出電壓和負(fù)載電流而變化[3-4]。為解決這些問(wèn)題，近年來(lái)研究人員開(kāi)展了大量研究工作。

為了減小輸出電壓紋波，Buck DC-DC 轉(zhuǎn)換器的輸出電容采用ESR 較小的電容，DC-DC 轉(zhuǎn)換器的輸出紋波由輸出電容紋波和ESR 紋波構(gòu)成，其中ESR紋波與電感電流同相，而電容紋波的相位則滯后了90°，ESR 小的時(shí)候，電容紋波起主要作用，會(huì)出現(xiàn)次諧波振蕩，系統(tǒng)不穩(wěn)定[5]。文獻(xiàn)[6-7]中對(duì)COT 型Buck DC-DC 轉(zhuǎn)換器提出的建模方法能準(zhǔn)確地預(yù)測(cè)由于電容紋波引起的次諧波振蕩，采用紋波補(bǔ)償可使系統(tǒng)穩(wěn)定。RBCOT 架構(gòu)雖然瞬態(tài)響應(yīng)速度快，但是輸出精度低，可使用V2COT 架構(gòu)提高輸出精度，相較于RBCOT架構(gòu)，V2COT 架構(gòu)在環(huán)路中添加誤差放大器，兼顧了瞬態(tài)響應(yīng)速度快和輸出精度高的優(yōu)點(diǎn)，但補(bǔ)償方式復(fù)雜。文獻(xiàn)[8]提出了一種偽波跟蹤（PWT）技術(shù)，該技術(shù)可以降低輸出的DC 偏移電壓，提高RBCOT 架構(gòu)的輸出精度，同時(shí)保持與具有大ESR 的傳統(tǒng)COT 型降壓轉(zhuǎn)換器類(lèi)似的快速瞬態(tài)響應(yīng)。固定導(dǎo)通時(shí)間控制的Buck DC-DC 轉(zhuǎn)換器開(kāi)關(guān)頻率不穩(wěn)定，可利用自適應(yīng)導(dǎo)通時(shí)間控制，通過(guò)改變導(dǎo)通時(shí)間與占空比形成同步變化，可實(shí)現(xiàn)開(kāi)關(guān)頻率的恒定[9]。然而傳統(tǒng)的自適應(yīng)恒定導(dǎo)通時(shí)間（ACOT）控制方法存在缺陷，其開(kāi)關(guān)頻率受負(fù)載電流影響較大，文獻(xiàn)[10]中提出了一種負(fù)載電流矯正（LCC）技術(shù)，該技術(shù)對(duì)自適應(yīng)導(dǎo)通時(shí)間的傳統(tǒng)控制方式做了改善，根據(jù)來(lái)自高端電流傳感器的負(fù)載電流信息調(diào)整導(dǎo)通時(shí)間，矯正了負(fù)載電流引起的頻率變化。文獻(xiàn)[11]在傳統(tǒng)的ACOT 控制基礎(chǔ)上提出了一種頻率補(bǔ)償技術(shù)，該技術(shù)通過(guò)前一周期的谷值電感電流來(lái)調(diào)制下個(gè)周期的導(dǎo)通時(shí)間，進(jìn)而消除負(fù)載電流引起的開(kāi)關(guān)頻率變化。

本文針對(duì)傳統(tǒng)V2COT 架構(gòu)的系統(tǒng)穩(wěn)定性問(wèn)題，添加了紋波補(bǔ)償，并重新設(shè)計(jì)了自適應(yīng)導(dǎo)通控制電路以改進(jìn)ACOT 控制?；跂|部高科0.15 μm BCD 工藝完成設(shè)計(jì)，經(jīng)過(guò)流片后測(cè)試，其性能優(yōu)良。

2 Buck DC-DC 轉(zhuǎn)換器的系統(tǒng)設(shè)計(jì)

2.1 系統(tǒng)架構(gòu)設(shè)計(jì)

本文設(shè)計(jì)的Buck DC-DC 轉(zhuǎn)換器控制系統(tǒng)組成結(jié)構(gòu)如圖1 所示，該系統(tǒng)采用V2COT 架構(gòu)，兼顧輸出精度高和瞬態(tài)響應(yīng)速度快的優(yōu)點(diǎn)，芯片采用改進(jìn)的ACOT 控制方法，開(kāi)關(guān)頻率近似恒定，以降低連續(xù)導(dǎo)通模式（CCM）下負(fù)載電流對(duì)開(kāi)關(guān)頻率的影響。外圍器件包含電感L、輸入電容CIN、輸出電容CO、自舉電容CBST、反饋電阻RF1和RF2。為了得到紋波較小的輸出電壓，芯片采用ESR 較小的輸出電容，因此需紋波補(bǔ)償以滿(mǎn)足系統(tǒng)穩(wěn)定性要求，紋波補(bǔ)償可以等效為增加ESR，使得轉(zhuǎn)換器系統(tǒng)在保持穩(wěn)定的同時(shí)具有較小的輸出電壓紋波。Buck DC-DC 轉(zhuǎn)換器的關(guān)鍵模塊包括自適應(yīng)導(dǎo)通時(shí)間控制模塊（TON 計(jì)時(shí)器）、脈沖寬度調(diào)制（PWM）比較器、誤差放大器（EA）、電壓基準(zhǔn)、紋波發(fā)生器、過(guò)零比較器（ZCD）、邏輯控制和驅(qū)動(dòng)電路。控制芯片有6 個(gè)引腳，VIN為直流電源輸入端口，BST 連接CBST，為N 型功率管提供足夠高的驅(qū)動(dòng)電壓，開(kāi)關(guān)節(jié)點(diǎn)SW 連接L 和CBST，EN 為使能引腳，VFB為反饋端。

圖1 Buck DC-DC 轉(zhuǎn)換器控制系統(tǒng)組成結(jié)構(gòu)

2.2 工作模式設(shè)計(jì)

為適應(yīng)寬負(fù)載電流驅(qū)動(dòng)要求，芯片采用CCM 和斷續(xù)導(dǎo)通模式（DCM）相結(jié)合的工作模式，CCM 下，負(fù)載電流較大。當(dāng)PWM 比較器反相端電位V-P小于同相端電位V+P時(shí)，比較器觸發(fā)VPWM為高電平，控制功率管M1導(dǎo)通、整流管M2關(guān)閉，TON 計(jì)時(shí)器開(kāi)始計(jì)時(shí)，計(jì)時(shí)結(jié)束后控制M1關(guān)閉、M2導(dǎo)通。DCM 下，負(fù)載電流較小，M1的開(kāi)啟條件與CCM 完全相同，當(dāng)電感電流下降到0 時(shí)，由于負(fù)載電流較小，能量沒(méi)有被完全消耗，V-P依然大于V+P，不滿(mǎn)足PWM 比較器觸發(fā)的條件，M1和M2均關(guān)閉，系統(tǒng)進(jìn)入空閑維持階段，當(dāng)PWM 比較器的V-P小于V+P時(shí)觸發(fā)高電平，M1重新導(dǎo)通，進(jìn)入下一個(gè)周期。CCM 和DCM 之間的平滑切換依靠過(guò)零比較器，當(dāng)電感電流下降到0 時(shí)，過(guò)零比較器觸發(fā)高電平，系統(tǒng)自動(dòng)進(jìn)入DCM。

2.3 自適應(yīng)導(dǎo)通時(shí)間控制

對(duì)于固定導(dǎo)通時(shí)間Buck 轉(zhuǎn)換器，M1導(dǎo)通時(shí)間tON始終保持不變，開(kāi)關(guān)頻率隨輸入電壓VIN和輸出電壓VO的變化而變化，若忽略功率管導(dǎo)通電阻和電感寄生電阻的影響，開(kāi)關(guān)控制信號(hào)的占空比D 為

式中tSW是開(kāi)關(guān)信號(hào)周期，tON固定的條件下，若VO恒定，則fSW將隨VIN增大而減?。蝗鬡IN恒定，則fSW將隨VO降低而減小。若VO與VIN同時(shí)改變，導(dǎo)致D 改變，開(kāi)關(guān)頻率同樣無(wú)法恒定，此時(shí)可以通過(guò)改變tON，與D形成同步變化，可實(shí)現(xiàn)fSW的恒定。如果tON能響應(yīng)輸入、輸出的變化，不妨設(shè)tON與VIN成反比，與VO成正比，即有

fSW近似恒定在1/K，且與負(fù)載電流IO無(wú)關(guān)。在實(shí)際電路中，由于功率管和電感上的寄生電阻引入損耗壓降[9-11]，實(shí)際占空比DREAL≠VO/VIN，設(shè)功率管與整流管的直流導(dǎo)通阻抗分別為RDS1和RDS2，電感的直流寄生電阻為RDCR，那么穩(wěn)態(tài)平衡條件可表示為

DREAL不僅與輸入和輸出電壓信號(hào)有關(guān)，還與導(dǎo)通阻抗和電感寄生電阻有關(guān)，并受負(fù)載電流的影響。

2.3.1 傳統(tǒng)自適應(yīng)導(dǎo)通時(shí)間控制

傳統(tǒng)自適應(yīng)導(dǎo)通時(shí)間控制電路如圖2 所示，受控恒流源對(duì)C0充電，當(dāng)充電時(shí)間達(dá)到tON時(shí)，電容上的電壓VA為

圖2 傳統(tǒng)自適應(yīng)導(dǎo)通時(shí)間控制電路

在功率管導(dǎo)通電阻和電感寄生電阻的影響下，傳統(tǒng)自適應(yīng)導(dǎo)通時(shí)間控制方法的開(kāi)關(guān)頻率仍隨著負(fù)載電流的增大而增大。

2.3.2 改進(jìn)的自適應(yīng)導(dǎo)通時(shí)間控制

輸入和輸出電壓變化時(shí)，常規(guī)自適應(yīng)導(dǎo)通時(shí)間控制方法受負(fù)載電流影響較大。本設(shè)計(jì)利用開(kāi)關(guān)節(jié)點(diǎn)電壓自適應(yīng)調(diào)整導(dǎo)通時(shí)間，改進(jìn)的自適應(yīng)導(dǎo)通時(shí)間控制電路如圖3 所示。功率管導(dǎo)通時(shí)，SW 通過(guò)電阻R6對(duì)C1充電，同時(shí)M2也對(duì)C1充電，由于M1和M2的寬長(zhǎng)比相等，R6和R7阻值相等，當(dāng)充電時(shí)間為tON時(shí)，電容上的電壓VA為

圖3 改進(jìn)的自適應(yīng)導(dǎo)通時(shí)間控制電路

整流管導(dǎo)通時(shí)，SW 點(diǎn)的電壓均值V-SW為

對(duì)比以上fSW模型，式（17）中消除了RDS1和RDCR的影響，僅有RDS2作用保留。由此可見(jiàn)，改進(jìn)的自適應(yīng)導(dǎo)通時(shí)間控制方法在一定程度上減少了負(fù)載電流對(duì)頻率的影響，而且結(jié)構(gòu)簡(jiǎn)單、容易實(shí)現(xiàn)。

3 測(cè)試結(jié)果

為了驗(yàn)證本文設(shè)計(jì)的Buck DC-DC 轉(zhuǎn)換器的性能，采用東部高科0.15 μm BCD 工藝進(jìn)行流片。本文設(shè)計(jì)的轉(zhuǎn)換器芯片的照片如圖4 所示，版圖尺寸為876 μm×1 460 μm。

圖4 本文設(shè)計(jì)的轉(zhuǎn)換器芯片照片

3.1 系統(tǒng)穩(wěn)態(tài)特性

在VIN=12 V、VO=3.3 V 的條件下，芯片穩(wěn)態(tài)輸出結(jié)果如圖5 所示。在CCM 下，輸出電壓紋波約為8.2 mV；在DCM 下，輸出電壓紋波約為35.55 mV。

圖5 芯片穩(wěn)態(tài)輸出結(jié)果

3.2 開(kāi)關(guān)頻率恒定特性

對(duì)CCM 下的fSW恒定特性進(jìn)行測(cè)試。在VO=3.3 V、IO=3 A 的條件下，VIN從4.5 V 增大到17 V，fSW隨VIN變化的曲線如圖6 所示。fSW從1.022 5 MHz 變化到0.989 1 MHz，變化量占開(kāi)關(guān)頻率的比例約為3.31%，fSW隨VIN的變化率約為2.67 kHz/V。

圖6 fSW 隨VIN 變化的曲線（@IO=3 A）

在VIN=12 V、VO=3.3 V 的條件下，對(duì)fSW隨IO的變化進(jìn)行測(cè)試。IO從1 A 增大到3 A，fSW隨IO變化的曲線如圖7 所示。fSW從0.998 8 MHz 變化到1.004 7 MHz，變化量占開(kāi)關(guān)頻率的比例約為0.59%，fSW隨IO的變化率約為2.95 kHz/A。實(shí)測(cè)數(shù)據(jù)顯示，負(fù)載電流對(duì)頻率的影響是非線性的，這是因?yàn)樵谪?fù)載電流不同時(shí)，RDS2和VO都會(huì)隨著負(fù)載電流的變化而變化，因此頻率會(huì)呈現(xiàn)一定的非線性現(xiàn)象。

圖7 fSW 隨IO 變化的曲線

3.3 負(fù)載瞬態(tài)響應(yīng)

在VIN=12 V、VO=3.3 V 的條件下，對(duì)芯片的負(fù)載瞬態(tài)響應(yīng)性能進(jìn)行測(cè)試，負(fù)載電流的跳變斜率為0.25 A/μs，截取IO和VO的波形，圖8（a）為IO從0 A 跳變到3 A 的波形圖，欠沖為140.14 mV，欠沖占比為4.25%，20 μs 內(nèi)輸出電壓恢復(fù)穩(wěn)定；圖8（b）為IO從3 A 跳變到0 A 的波形圖，過(guò)沖為173.35 mV，過(guò)沖占比為5.25%，20 μs 內(nèi)輸出電壓恢復(fù)穩(wěn)定。

圖8 負(fù)載瞬態(tài)響應(yīng)測(cè)試結(jié)果

3.4 負(fù)載調(diào)整率

在VIN=12 V、VO=3.3 V 的條件下，IO分別為0 A、0.5 A、1 A、2 A 和3 A 時(shí)對(duì)VO進(jìn)行測(cè)量，VO隨IO的增大而減小，負(fù)載調(diào)整率為0.93%。

3.5 電源轉(zhuǎn)換效率

VO=3.3 V，VIN分別為4.5 V、12 V 和17 V 時(shí)，轉(zhuǎn)換效率η 隨IO的變化曲線如圖9 所示。從圖9 可見(jiàn)，VIN為4.5 V 時(shí)芯片峰值效率達(dá)96.43%。

圖9 η 隨IO 的變化曲線

將測(cè)試結(jié)果與近幾年相關(guān)文獻(xiàn)介紹的COT 型Buck DC-DC 轉(zhuǎn)換器的性能指標(biāo)進(jìn)行對(duì)比，結(jié)果如表1所示。本文設(shè)計(jì)的COT 型Buck DC-DC 轉(zhuǎn)換器在CCM 下的開(kāi)關(guān)頻率恒定特性良好、輸出紋波較小、瞬態(tài)響應(yīng)良好、負(fù)載調(diào)整率較低、峰值效率較高。本文利用開(kāi)關(guān)節(jié)點(diǎn)電壓自適應(yīng)調(diào)節(jié)導(dǎo)通時(shí)間，降低了負(fù)載電流對(duì)開(kāi)關(guān)頻率的影響，開(kāi)關(guān)頻率較恒定，CCM 模式的恒頻效果達(dá)到國(guó)際先進(jìn)水平。綜合各項(xiàng)指標(biāo)來(lái)看，芯片的性能優(yōu)良，達(dá)到業(yè)內(nèi)較高水平。

表1 測(cè)試結(jié)果與不同文獻(xiàn)中產(chǎn)品性能指標(biāo)的對(duì)比

4 結(jié)論

本文設(shè)計(jì)了一種自適應(yīng)導(dǎo)通時(shí)間控制的Buck DC-DC 轉(zhuǎn)換器，其環(huán)路控制方式選擇V2COT 架構(gòu)，并采用了改進(jìn)型自適應(yīng)導(dǎo)通時(shí)間控制方法，利用開(kāi)關(guān)節(jié)點(diǎn)電壓自適應(yīng)調(diào)整導(dǎo)通時(shí)間，降低了負(fù)載電流對(duì)開(kāi)關(guān)頻率的影響。在東部高科0.15 μm BCD 工藝下，對(duì)芯片進(jìn)行流片測(cè)試，測(cè)試結(jié)果表明，芯片的開(kāi)關(guān)頻率穩(wěn)定性良好，開(kāi)關(guān)頻率隨輸入電壓變化率為2.67 kHz/V，隨負(fù)載電流變化率為2.95 kHz/A，CCM 下的輸出電壓紋波為8.2 mV，負(fù)載瞬態(tài)響應(yīng)時(shí)間小于20 μs，負(fù)載調(diào)整率為0.93%，峰值轉(zhuǎn)換效率達(dá)96.43%，芯片綜合性能良好。