王華杰, 聶 海

(成都信息工程大學通信工程學院,四川 成都 610225)

0 引言

帶隙基準電路作為基本的模塊電路廣泛應用于模擬電路和混合信號電路中,例如模數(shù)轉換器(ADC)、DC-DC 電源芯片和低壓差線性穩(wěn)壓器(LDO)等。 需要高精度參考電壓源以提供高分辨率和高速數(shù)據(jù)轉換率。 因此,高精度基準電壓源電路的設計倍受關注。隨著便攜式設備需求的增加且尺寸越來越小,傳統(tǒng)的帶隙基準電路逐漸不能滿足高精度的應用要求,設計低功耗、低溫漂和高電源抑制比(PSRR)的帶隙基準源電路顯得越來越重要[1]。

為降低溫度系數(shù),研究人員提出了多種補償方法,例如指數(shù)溫度補償、分段線性曲率校正、高階溫度補償?shù)取?而提高電源抑制比的方法可以采用共源共柵結構[2-3]。 本文提出一種新的高階曲率補償?shù)腂GR 電路[4],在3.3 V電源電壓下,該電路能產(chǎn)生1.2 V的穩(wěn)定輸出參考電壓并且其溫漂系數(shù)低至1.45 ppm/℃,消耗電流僅為911 nA。

1 常規(guī)帶隙參考電壓

在傳統(tǒng)的帶隙拓撲電路(圖1)中,二極管連接的雙極晶體管(BJT)因其良好的溫度特性被選為主要元件。圖1 中,VDD 為電源電壓,VSS 為接地,VREF為輸出參考電壓。 此電路將具有負溫度系數(shù)的雙極型晶體管的基極-發(fā)射極電壓VBE和具有正溫度系數(shù)的電壓ΔVBE以適當?shù)臋嘀叵嗉觼淼玫搅銣囟认禂?shù)的基準電壓。

圖1 傳統(tǒng)帶隙基準電壓源

圖1 中,當晶體管在正向有源區(qū)偏置時,基射極電壓可表示為[4]

式中,第一項在溫度為Tr時是連續(xù)的,第二項為一階溫度相關項,第三項為高階非線性部分。 因此,需要一個校正電壓來消除或降低溫度的相關特性,一般采用合適的校正系數(shù)M的VT作為校正電壓,其表達式為

其中VBE可以用泰勒級數(shù)展開為

式中,溫度為-123 ℃～127 ℃,α2的取值為-3.05×10-7V/K2[5]。 因此,在忽略三階以上的項情況下,常規(guī)的結構具有曲率向下的溫度特性。

2 帶隙基準的設計

2.1 整體結構的設計

圖2 展示了一種高階補償技術[6-7],有電流IREF1和IREF2兩個參考。 采用IREF1-IREF2進行高階補償,參考電壓表示為

圖2 溫度補償技術

考慮通過某種方法將IREF2的曲率翻轉,得到曲率和BGR B 中的曲率特性相反的參考電流,再和IREF1相加以實現(xiàn)高階溫度補償[4]。

由于電路設計采用雙核心結構,兩個核心18 個三極管占據(jù)的版圖面積已經(jīng)夠大,并且Banba 結構的帶隙結構本身版圖面積相對較大,因此電阻值可取較大以滿足低功耗要求和得到更加精確的參考電壓,而版圖面積相對而言不會有過大的增幅,因此本文電路結構適用于對版圖面積要求不高的場景。 并且在SMIC.13 μm的工藝中,選擇方塊電阻最大的polysab電阻,可以有效地減小版圖面積。 此外,選取具有N型層阱的組件,可有效地將P 型襯底用于不同的電路然后屏蔽其他后續(xù)電路的噪聲[8-9]。 兩級運放能夠提供較高的直流增益并且能夠給BGR 電路較高的環(huán)路增益,使得圖1 中的A、B 點的節(jié)點電壓能夠更好地虛地。

圖3 為研究的一種新的高階溫度補償帶隙基準電壓源電路,包含兩個傳統(tǒng)的低壓BGR 核心電路以及一個溫度校正電路,還包含一個電流鏡和一個求和電路,BGR 核心電路A 的參考電流為IREF1,BGR 核心電路B的參考電流為IREF2。IREF1、IREF2都只是抵消了一階溫度相關項,并且具有向下的曲率特性,由于存在高階非線性誤差,其精度不高。 然而當IREF2通過電流鏡電路M2、M3 時,產(chǎn)生具有向上曲率特性的參考電流I′REF1。新的向上曲率特性電流I′REF1和具有向下曲率特性的電流IREF2相加以實現(xiàn)高階非線性相互補償。 從而實現(xiàn)高階曲率補償。

圖3 高階補償基準電壓源整體電路

如圖3 所示,晶體管M2、M3 的漏極電壓和源極電壓的差異導致了ΔI=I′REF1-IREF1。 它的溫度特性和晶體管的平方特性將會產(chǎn)生具有向上曲率特性的參考電流。 工作在飽和區(qū)的晶體管漏極電流可以表示為[10]

式中,βμ為溫度系數(shù),隨濃度增加而減小。 文中PMOS的βμ取-1.3,而NMOS 的βμ為-2[16]。 晶體管的閾值電壓大小近似為溫度的線性函數(shù),建模為[11-12]

式中,βTH為溫度系數(shù),其值與工藝有關。

最常用的值為-2 mV/C[13]。 圖4 顯示,根據(jù)晶體管M1 中的理想電流表示為

圖4 基準電壓與溫度關系

由于M1 的二極管接法,VGS=VDS。 為了分析的簡便性,假設電流ID不隨溫度變化,因此對ID求T的偏導為0。 圖4 中的電流ΔI可表示為

如前面提到的,PMOS 器件的βTH為-2,βμ為-1.3。 為方便計算,這里使βμ為-1,對電流差ΔI求二次偏導為[14]

很容易得出上面式子的值大于0,可以得到:

式中,VREF=IREF×RREF,參考輸出電壓VREF表現(xiàn)出曲率上升特性,其二階偏導隨溫度變化為正。 因此,具有PMOS 晶體管的電流鏡具有曲率上升特性。

如圖3 所示,IREF1通過由M2、M3 組成的電流鏡電路,以此得到具有二階溫度相關的電流I′REF1。 平衡通過在BGR-A 中合適的電阻得到曲率上升特性的電流I′REF1,同時,通過選擇合適的晶體管長度,可以得到不同級別的I′REF1。 總的電流IREF以及參考電阻RREF產(chǎn)生參考電壓輸出VREF。 因此,將曲率上升的電流與曲率下降的電流求和產(chǎn)生一個對溫度依賴性更低的電流來產(chǎn)生高精度參考電壓。

2.2 BGR 電路的實現(xiàn)

圖3 展示了BGR 電路的實現(xiàn),包含兩個BGR 核心和一個溫度校正電路。 BGR 核心A 使用自偏置,PMOS 管輸出的二級運放。 BGR 核心B 使用自偏置、NMOS 管輸出的二級運放。 M1、M2 和M3 擁有相同的尺寸來產(chǎn)生鏡像電流。 運放OPA_P 和OPA_N 使得C、D 和A、B 兩點的電壓相同,參考電流可以表示為

IREF1具有曲率向下的特性,通過cascode 電流鏡電路(M4、M5、M6、M7)以及合適的電阻值,可以得到一個均衡的具有曲率向上特性的參考電流I′REF1。 其表達式為

式(13)中,VT為一階項,Vh為大電流鏡內(nèi)具有曲率上升技術的高階項。VT通過選擇合適的R0、R1的阻值比例來消除。 Cascode 結構的電流鏡用作決定溝道調(diào)制因素,獲得更合適的Vh。 對于核心B,R2A、R2B 擁有相同的阻值,MOS 管M8、M9、M10 擁有相同的尺寸。另外,電阻R0、R2使核心A、B 獲得相似的IPTAT電流。IREF2表達式為[15]

由于高階非線性的負系數(shù),IREF2具有曲率向下的特性。 通過求和電路,參考電壓VREF表示為

由于使用同類型的電阻,K1、K2為與溫度無關的參數(shù)。VC1、VC2為一階補償后與溫度無關的參考電壓。第一項是與溫度無關的電壓,Vh1和Vh2分別為核心A和B 的高階非線性項。 在電流鏡電路中,通過選擇合適的電流鏡結構和合適的MOS 管尺寸,可以得到適合的Vh1、Vh2,使得Vh1=-Vh2。 然后對這兩個振幅相似、方向相反的高階非線性項進行相加和補償。 這個方法有效提高了輸出參考電壓的精度。

2.3 運放的設計

本文采用二級彌勒補償運放,根據(jù)兩個運放的輸入范圍,OPA_P 采用PMOS 輸入,OPA_N 采用NMOS輸入。 ΔVBE=VTln(N)由運放控制,會受到運放失調(diào)誤差的影響。 有系統(tǒng)失調(diào)和隨機失調(diào)兩種可能性。 隨機失調(diào)是由于工藝和版圖的失配導致,不可避免。 系統(tǒng)失調(diào)主要是由于運放的增益有限而產(chǎn)生的,高DC 增益的運放可以獲得較低的系統(tǒng)失調(diào)。 因此,研究采用Miller 補償?shù)亩壏糯笃鱽頊p小系統(tǒng)失調(diào)帶來的誤差影響[10],獲得較高的增益。 設計中,PMOS 管輸入運放和NMOS 管輸入運放的低頻直流增益分別大于77 dB和75 dB,功耗消耗分別為58 nA和75 nA。

3 仿真結果與分析

根據(jù)所設計的基準電壓源在典型工藝角下仿真,溫度在-45 ℃～155 ℃電源電壓為3.3 V時的溫度特性仿真結果如圖4 所示。

從圖4 看到,在電源電壓為3.3 V時,溫度范圍內(nèi)最大輸出電壓為1.200078 V, 最小輸出電壓為1.199729 V,可計算出其溫度系數(shù)為1.45 ppm/℃。 而當電源電壓分別在3 V、3.3 V 和3.6 V 時,溫度為-45 ℃～145 ℃進行仿真的結果如圖5 所示,基準源的溫度系數(shù)分別為2.73 ppm/℃、2.18 ppm/℃和2.64 ppm/℃。

圖5 不同電源電壓下的基準電壓溫度特性

圖6 為室溫下基準電壓源輸出電壓隨電壓源變化的曲線特性。 當電源電壓大于1.32 V時便可產(chǎn)生穩(wěn)定的輸出,在電源電壓為1.47 ～3.48 V時,基準的電壓源能夠穩(wěn)定工作,最大輸出電壓為1.19985 V,最小電壓輸出為1.19972 V,計算得到其線性調(diào)整率為6.45×10-6V/V。

圖6 基準電壓隨電壓源變化仿真

電源電壓分別為2.5 V、2.78 V、3.08 V、3.22 V和3.36 V 的低頻電源抑制比最低為2.5 V 時的-63.2 dB@1 Hz,最高為3.08 V時的-88.0 dB@1 Hz,并在電源電壓為3.3 V附近能夠達到-72 dB@1 Hz的電源抑制比(圖7)。 此外,為使電源抑制比在高頻處依然有可觀的表現(xiàn),在輸出端加入濾波電容[16]以提高在高頻處的電源抑制比,其結果表明在100 KHz時,電壓基準源的電源抑制比為-45 dB。

圖7 基準電源電源抑制比特性仿真

4 結論

本文基于傳統(tǒng)的基準源設計和優(yōu)化了一款低功耗高精度的基準電路,在工作電壓1.5 ～3.3 V有很好的線性度。 仿真結果表明,在Typical 工藝條件下,基準源電路在電源電壓3.3 V,并在-45 ℃～155 ℃寬溫度范圍內(nèi)能夠提供1.2 V的穩(wěn)定基準電壓輸出,其溫度系數(shù)低至1.45 ppm/℃,其線性調(diào)整率為6.45×10-6V/V。通過增加濾波電容以增強在100 KHz處的電源抑制比,該結果表明電源電壓為3 V左右時基準源具有較好的電源抑制特性。