劉永華

（江西師范高等?？茖W(xué)校，江西 鷹潭 335000）

激光測距系統(tǒng)的任務(wù)是利用數(shù)據(jù)采集模塊對硬件系統(tǒng)接收到的參考信號和回波信號進行數(shù)據(jù)采樣，之后將采樣數(shù)據(jù)送入信息處理單元解算目標(biāo)距離值[1]。由于激光具有方向性強、單色性好、發(fā)散角度小等優(yōu)點，對比其他測距技術(shù)和設(shè)備，激光測距儀具有測速效率高、測距遠(yuǎn)、精度強等特點，現(xiàn)已被廣泛應(yīng)用于航空、農(nóng)業(yè)土地測量、礦山、港口等領(lǐng)域[2]。本文在對脈沖式激光測距進行深入研究的理論基礎(chǔ)上，對激光測距系統(tǒng)進行了相關(guān)的硬件電路設(shè)計，為后續(xù)的相關(guān)研究提供了借鑒。

1 脈沖式激光測距原理

激光發(fā)射器會向被測對象發(fā)射特定頻率的激光脈沖，同時，計時器啟動，脈沖經(jīng)空氣介質(zhì)進行傳輸，到達待測對象后，物體對激光的反射作用會使激光反射回激光接收器，計時器停止[3]。根據(jù)計時器所記錄的時間差，利用公式計算距離大小，即：

式中，D為測量的距離大小，ΔT為激光發(fā)射與反射到達激光接收器的時間間隔，C為光速。特別注意：是以發(fā)射和返回脈沖波的上升沿作為時間基準(zhǔn)ΔT，可計算出被測對象的距離[4]。

2 控制系統(tǒng)設(shè)計

激光測距系統(tǒng)的系統(tǒng)結(jié)構(gòu)設(shè)計如圖1所示，整個系統(tǒng)可分為四個部分。第一部分是激光發(fā)射單元，主要驅(qū)動二極管發(fā)射激光脈沖；第二部分是激光接收單元，高速AD采樣，對接收的信號進行放大、整形、濾波，形成可供FPGA處理的數(shù)字信號，從而完成回波信號的探測；第三部分是存儲器，主要用于存放程序和數(shù)據(jù)；第四部分是信息處理單元，主要是圍繞FPGA芯片，完成數(shù)據(jù)的相關(guān)處理，將計算結(jié)果傳遞給上位機進行顯示[5]。

3 基于FPGA的激光測距硬件平臺搭建

3.1 FPGA設(shè)計

根據(jù)相關(guān)性能的要求，F(xiàn)PGA芯片主要選擇XINLINX公司生產(chǎn)的Ⅴirtex-4XC4ⅤLX40-10FF668I，具有ASMBL架構(gòu)、高邏輯密度、500 MHz的時鐘頻率，配置電路如圖2所示。

圖2 FPGA配置電路

3.2 激光發(fā)射單元設(shè)計

在空氣介質(zhì)傳播過程中，由于漫反射的作用導(dǎo)致脈沖功率下降嚴(yán)重。為了滿足遠(yuǎn)距離傳輸要求，需要提高發(fā)射功率。因此，在本次設(shè)計中選用303 MHz高重復(fù)頻率摻Er光纖飛秒激光器[6]。

設(shè)計脈沖驅(qū)動電路時，采用EL7104芯片將電路的輸出信號通過互連線與激光管相連，在互連線的兩端分別接入0.1 μF的阻抗，保證激光管和互連線的匹配。其中，芯片2號的管腳輸入電壓信號[7]，自動調(diào)整偏置電流，能夠保證激光器發(fā)射光功率的穩(wěn)定。驅(qū)動電路圖如圖3所示。

圖3 驅(qū)動電路

3.3 激光接收單元設(shè)計

激光接收單元主要包括三大部分：一是光電探測器部分，主要選擇光電二極管，保證能將回波信號轉(zhuǎn)化為電信號，并根據(jù)光電探測器匹配激光器；二是匹配放大器部分，放大整形探測器輸出的電信號經(jīng)過放大、整形、濾波后能增強信號性能，便于后續(xù)處理；三是AD數(shù)據(jù)模塊，能完成模數(shù)轉(zhuǎn)換，在存儲器中陸續(xù)存儲已調(diào)制的離散數(shù)據(jù)。

本系統(tǒng)中，激光接收單元各部分的電路模塊關(guān)系如圖4所示[8]。其中，回波光信號通過光電探測器能夠?qū)⒐庑盘栟D(zhuǎn)換成電信號，由于部分電信號比較微弱，需要經(jīng)過匹配放大器，完成信號的放大、整流、過濾，為AD高速采樣做好準(zhǔn)備。

圖4 激光接收單元各部分電路模塊關(guān)系

3.3.1 探測器部分

由于雪崩二激光具有響應(yīng)速度快、倍增因子適中、噪聲小、成本低等優(yōu)點，所以光電探測器選用的是AD500-9型雪崩光電二極管以及C30724光電探測[9]。

3.3.2 匹配放大器部分

主放大電路主要是利用兩個超高速電流反饋放大器AD8009進行級聯(lián)[10]，增益倍數(shù)由原先的10擴大為100，主放大電路如圖5所示。由于反饋電路采用的是電流負(fù)反饋，反饋電阻和帶寬存在反比關(guān)系，再考慮到AD8009所需的工作環(huán)境（例如175 mA以上的負(fù)載電流，440 MHz的信號帶寬），綜合判斷反饋電阻為1 kΩ。

圖5 主放大電路原理圖

3.3.3 AD數(shù)據(jù)采樣模塊

該系統(tǒng)模塊主要通過高速ADC進行采樣，并將模擬信號轉(zhuǎn)換成數(shù)字信號，再由FPGA控制完成數(shù)據(jù)的采集和運算處理，通過PCI數(shù)據(jù)接口將數(shù)據(jù)結(jié)果傳遞給上位機進行顯示。高速數(shù)據(jù)采集模塊系統(tǒng)結(jié)構(gòu)如圖6所示。

圖6 AD高速數(shù)據(jù)采集模塊系統(tǒng)結(jié)構(gòu)

其中，高速ADC模塊采用的是ADC08D1000芯片，其采樣速率能夠達到1 GHz。外部時鐘模塊，由于外部時鐘的精準(zhǔn)性對ADC的精準(zhǔn)采樣影響較大，實際電路中也會產(chǎn)生時鐘的抖動，時鐘抖動的時間間隔需低于15 ps，因此，采用IDT公司的專用時鐘芯片ICS8430-61，其具有高精度、低抖動的特點。FPGA控制模塊對ADC08D1000進行配置時，首先會將配置命令控制字寫進緩存器中，同時通過三線口對ADC的內(nèi)部兩條通道進行配置，完成對數(shù)據(jù)的運算處理。

3.4 FPGA與ADC接口設(shè)計

FPGA與ADC的接口設(shè)計電路圖如圖7所示。FPGA與ADC08D1000的輸出端相連，將ADC08D1000得到的數(shù)據(jù)通過FPGA緩存到DDR3緩存器中，以便后續(xù)單元將數(shù)據(jù)取走。

4 測試系統(tǒng)組成

測試系統(tǒng)如圖8所示，主要由激光發(fā)射接收控制器件、數(shù)據(jù)采集模塊、上位機組成。本次測試主要針對2 854.35 m的待測距離，其測量結(jié)果如圖9所示。

圖8 測試系統(tǒng)組成

圖9 測量結(jié)果

5 結(jié)果與結(jié)論

經(jīng)過十次測距，結(jié)果顯示的最大和最小誤差分別為17 cm和3 cm，誤差均在±20 cm以內(nèi)，符合預(yù)期。經(jīng)過小波變換的奇異值檢測算法求出其平均值，測距結(jié)果為2 854.38 m，和實際值相差3 cm。圖9中的LabⅤIEW界面上顯示的是第9次回波信號的幅值大小和時間值，測試結(jié)果為2 854.31 m。

通過對多脈沖式激光測距儀進行硬件設(shè)計，實現(xiàn)了測距儀的自動化測量和遠(yuǎn)距離測量，滿足了測距技術(shù)在不同領(lǐng)域的要求，具有良好的研究和應(yīng)用價值。