許嘉航

(蘇州大學(xué),浙江 蘇州 215006)

1 ESD現(xiàn)象的成因

1.1 外部原因

人體與環(huán)境之間的摩擦或電位差可能導(dǎo)致人體帶有靜電電荷,這些電荷接觸或靠近集成電路時(shí)可能發(fā)生靜電放電,導(dǎo)致電荷的傳遞及能量釋放。干燥空氣、低濕度及靜電敏感材料的使用都有助于積累靜電電荷,這些環(huán)境條件令集成電路更易受到靜電放電的影響,增加ESD事件的風(fēng)險(xiǎn)。在集成電路的制造、測(cè)試、封裝及處理過程中,各種設(shè)備及工具之間的摩擦可能產(chǎn)生靜電電荷,當(dāng)這些設(shè)備或工具接觸到集成電路時(shí),可能導(dǎo)致靜電放電的發(fā)生。外部電源或電磁場(chǎng)的存在可能會(huì)對(duì)集成電路產(chǎn)生干擾,引發(fā)靜電放電現(xiàn)象。

1.2 內(nèi)部原因

集成電路工作過程中會(huì)產(chǎn)生各種吸引力,物質(zhì)間或觸碰外界時(shí)也有可能產(chǎn)生大量的電荷。電荷中的電量較大,若系統(tǒng)設(shè)備不能在短時(shí)間內(nèi)進(jìn)行中和,則有可能導(dǎo)致電荷數(shù)量增加,致使集成電路形成高壓環(huán)境,產(chǎn)生靜電放電現(xiàn)象[1]。

2 ESD失效模式及其機(jī)理

2.1 失效模式

ESD突發(fā)式失效模式是指集成電路中器件性能出現(xiàn)惡化,導(dǎo)致集成電路工作過程中的幾個(gè)參數(shù)同時(shí)失效,造成運(yùn)行故障,對(duì)器件造成不同程度的損害。突發(fā)性完全失效模式是由于集成電路短路或開路導(dǎo)致電參數(shù)發(fā)生較嚴(yán)重的漂移現(xiàn)象[2]。

ESD潛在式失效模式是因無法立即發(fā)現(xiàn)的損壞引起的,損壞可能很小,測(cè)試期間不會(huì)影響設(shè)備性能,但隨著時(shí)間的推移,損壞可能導(dǎo)致設(shè)備出現(xiàn)故障且難以識(shí)別或修復(fù)。這是因?yàn)闈撛谑绞Ｊ疆a(chǎn)生的微小損傷隨著放電次數(shù)的增加損傷逐漸累積,導(dǎo)致閾值電壓降低,最終損壞器件。

2.2 失效機(jī)理

ESD產(chǎn)生的電流在硅熔化中會(huì)產(chǎn)生熱量,迅速增加溫度功耗,導(dǎo)致硅表面融化,電路的電阻顯著降低,通常電阻可降低約30倍,導(dǎo)致通過融化區(qū)域的電流增大。反饋效應(yīng)會(huì)導(dǎo)致無休止的熱失控,因?yàn)殪o電放電行為會(huì)產(chǎn)生結(jié)點(diǎn)反向偏置,從而出現(xiàn)雪崩擊穿行為,令氧化層進(jìn)入硅能量勢(shì)壘之間,導(dǎo)致表面的閥值電壓出現(xiàn)漂移現(xiàn)象,在很大程度上影響場(chǎng)效應(yīng)晶體管的閾值電壓VT的結(jié)果數(shù)據(jù),包括雙極性晶體管與二級(jí)管的擊穿電壓等也會(huì)受到影響[3]。

3 防護(hù)器件

電阻是用于防護(hù)ESD的主要器件,又稱為無源器件,能夠很好地控制靜電及放電問題。系統(tǒng)中產(chǎn)生的電流大小在N型線電阻與其他電阻之間沒有明顯差異,故通常選擇使用N型線電阻。當(dāng)集成電路正常運(yùn)行而電場(chǎng)強(qiáng)度減弱時(shí),需考慮電流與電場(chǎng)強(qiáng)度之間的關(guān)系。

二極管PN結(jié)作為一種電壓鉗位器件,具有運(yùn)行時(shí)能夠回智的特點(diǎn),通常用于集成電路中,可表現(xiàn)出良好的使用效果。但二極管有擊穿電壓性能且不具備較好的防護(hù)能力,需考慮使用。

集成電路包含NPN晶體管,也稱為NPN型BJT。NPN晶體管是在正偏及反偏情況下使用PN結(jié)的器件,當(dāng)電流正向流過NPN結(jié)時(shí),BJT中的一個(gè)PN結(jié)正偏產(chǎn)生載流子,這些載流子以相反方向流過反偏PN結(jié),有助于保護(hù)NPN結(jié)免受損壞,因?yàn)樵诜聪蚱肞N結(jié)中,載流子被吸引到結(jié)的帶相反電荷的區(qū)域,在耗盡區(qū)產(chǎn)生強(qiáng)電場(chǎng),從而防止大多數(shù)載流子穿過結(jié),故NPN管具有高擊穿電壓的特性可以承受高水平的電流而不會(huì)損壞,適用于ESD防護(hù)。

目前,集成電路中的晶體管多采用MOSFET,可以起到ESD防護(hù)作用。MOSFET在集成電路中通常采用堆疊結(jié)構(gòu),包括多個(gè)串聯(lián)的MOSFET器件,這種結(jié)構(gòu)可以增加耐壓能力,通過均衡及分散ESD電流將其分?jǐn)偟礁鱾€(gè)器件上,減少單個(gè)器件受到過高電壓的可能性。MOSFET的脆弱電荷注入?yún)^(qū)域采用特殊設(shè)計(jì),可提高對(duì)ESD的抵抗能力,這些區(qū)域通常具有更高的摻雜濃度,以增加電荷分布及電流擴(kuò)散,減少ESD事件對(duì)器件的影響。MOSFET中的反向PN結(jié)在ESD事件中扮演著重要角色,通過合理設(shè)計(jì)反向PN結(jié),如使用低摻雜、大面積及多個(gè)級(jí)聯(lián)結(jié)構(gòu),提高器件的耐壓能力,吸收并分散ESD電荷。MOSFET的設(shè)計(jì)考慮了ESD事件中的電流控制,通過引入合適的電流路徑及電流限制機(jī)制,如采用ESD保護(hù)電路及電流限制器,控制ESD電流的流向及幅度,減少對(duì)集成電路的損傷。

4 ESD防護(hù)技術(shù)及其應(yīng)用

4.1 ESD防護(hù)技術(shù)

SCR防護(hù)。SCR結(jié)構(gòu)主要由兩種電阻及兩個(gè)寄生三極管共同組成,這有助于提高防護(hù)效果,避免對(duì)集成電路的運(yùn)行產(chǎn)生影響。應(yīng)用可控硅晶閘管開展集成電路ESD防護(hù)時(shí),這種器件一般被視為兩端器件,故被連接于集成電路中。為了充分發(fā)揮SCR在ESD中的防護(hù)作用,晶閘管的陰極與P-well相互連接,陽極與N-well相互連接。此器件與雙極型晶體管的P、N極相互連接,通過觸發(fā)可控硅的方式保護(hù)集成電路。

基于全芯片的防護(hù)技術(shù)。在VDD與VSS軌之間運(yùn)用Power clamp技術(shù)能夠產(chǎn)生很好的防護(hù)效果。防護(hù)電路被分為動(dòng)態(tài)電路與靜態(tài)電路。動(dòng)態(tài)電路通過全芯片防護(hù)技術(shù)處理實(shí)現(xiàn)靜電防護(hù)。靜態(tài)防護(hù)電路是提供一個(gè)電流較為固定的電路,當(dāng)IC中電源電壓大于觸發(fā)電壓時(shí),Power Clamp保護(hù)電路導(dǎo)通,以電流形式將靜電引出釋放。SCR電路在二極管作用下觸發(fā),通常將其與二極管串聯(lián),在全芯片防護(hù)技術(shù)的支持下,Power Clamp防護(hù)電路的靜電放電防護(hù)能力很強(qiáng)。

由ESD產(chǎn)生的集成電路損傷通常表現(xiàn)為熱失效形式與電失效形式。當(dāng)芯片的引腳承載ESD電流時(shí),如果電流強(qiáng)度超過可接受范圍,將導(dǎo)致芯片內(nèi)部熱量聚集。由于芯片內(nèi)部空間有限,熱量積聚問題較為嚴(yán)重,將導(dǎo)致局部區(qū)域溫度迅速升高,芯片燒毀。熱失效導(dǎo)致燒毀的區(qū)域主要包括互聯(lián)線、擴(kuò)散電阻及多晶硅電阻。電失效的區(qū)域通常是由于缺乏充分的保護(hù)電路或保護(hù)電路未能正常發(fā)揮作用,導(dǎo)致芯片內(nèi)部電路承受ESD帶來的高電壓。

4.2 防護(hù)技術(shù)的應(yīng)用

移動(dòng)設(shè)備容易受到ESD的影響,在設(shè)備的輸入/輸出接口及電源線路中應(yīng)用SCR防護(hù),可防止因插拔連接器時(shí)產(chǎn)生的ESD對(duì)設(shè)備造成損害。汽車中的電子系統(tǒng)對(duì)ESD非常敏感,在汽車的電控單元(ECU)、傳感器及線束中采用SCR防護(hù)與全芯片防護(hù),可防止由ESD引起的電子故障。在工業(yè)自動(dòng)化系統(tǒng)中,各種傳感器、執(zhí)行器及控制器都需要進(jìn)行ESD防護(hù)。在設(shè)備的輸入/輸出接口及信號(hào)線路上使用SCR防護(hù)器件,可保護(hù)設(shè)備免受ESD的影響。醫(yī)療設(shè)備對(duì)ESD的防護(hù)要求非常高,因?yàn)镋SD可能對(duì)患者安全及設(shè)備性能產(chǎn)生嚴(yán)重的影響。在醫(yī)療設(shè)備的輸入/輸出接口及電源線路中使用SCR防護(hù)器件,可防止ESD對(duì)設(shè)備造成損害。全芯片防護(hù)可以提供更為全面的防護(hù)措施,確保設(shè)備的可靠性及安全性。

4.3 ESD防護(hù)電路的設(shè)計(jì)

應(yīng)用Multisim軟件對(duì)ESD防護(hù)電路進(jìn)行仿真分析。圖1為ESD發(fā)生器等效電路結(jié)構(gòu),由于靜電的電位非常高,根據(jù)IEC 61000-4-2標(biāo)準(zhǔn)將靜電電位設(shè)定為8 kV。

圖1 ESD發(fā)生器等效電路

從圖2可以看到,若ESD發(fā)生器與IC之間缺乏有效的處理,18 A電流將會(huì)流入被保護(hù)電路,造成嚴(yán)重的后果?？墒褂靡粋€(gè)電阻RL來代替被保護(hù)電路,以保護(hù)集成電路。

圖2 ESD影響的最簡(jiǎn)化模擬

圖3借鑒了傳統(tǒng)的Π形濾波器,可去除高頻噪聲及瞬態(tài)信號(hào),提供更干凈的電源供應(yīng),故使用濾波電路可減少ESD放電對(duì)設(shè)備的影響?；趥鹘y(tǒng)Π形濾波器在前后兩翼各并聯(lián)了一個(gè)雙向齊納二極管,仿真結(jié)果表明,經(jīng)過改進(jìn)的Π形濾波器的雙向齊納二極管具有鉗位作用,流經(jīng)濾波器的電流降至56 mA,流過的ESD電壓有所改善,但是56 mA對(duì)于集成電路來說仍是一個(gè)不小的干擾項(xiàng),需對(duì)ESD防護(hù)電路進(jìn)行進(jìn)一步改善。

圖3 ESD初步防護(hù)仿真

MOSFET可應(yīng)用于ESD防護(hù)電路中,故利用IC啟動(dòng)所需的VCC作為圖4中Q1的啟動(dòng)直流偏置電壓。根據(jù)MOSFET的電學(xué)特性,Q1此時(shí)已經(jīng)進(jìn)入截止區(qū),其特性是隨著電壓的增大,MOSFET的SD間溝道夾斷,電流以ΔI趨近于0的速度極緩慢地變化,以達(dá)到穩(wěn)流目的。從電流計(jì)讀數(shù)可以看到,流入被保護(hù)電路等效電阻RL的電流僅為19 uA,說明ESD電流對(duì)集成電路的影響得到了明顯的削弱。

圖4 ESD防護(hù)電路的進(jìn)一步完善

5 結(jié)束語

ESD防護(hù)技術(shù)不斷迭代更新,需科學(xué)、合理地設(shè)計(jì)應(yīng)用該技術(shù),保持集成電路的優(yōu)良性能,延長(zhǎng)其使用壽命。有針對(duì)性地設(shè)計(jì)ESD防護(hù)電路,改良集成電路,嚴(yán)格檢測(cè)其防護(hù)效果,不斷優(yōu)化電路結(jié)構(gòu),加入新式器件,使用電學(xué)性能更好的材料,實(shí)現(xiàn)ESD防護(hù)技術(shù)的全面升級(jí)。