史 磊, 晏懷斌, 于駿申

(上海船舶電子設(shè)備研究所,上海 201108)

伴隨著單片微波集成電路、微組裝技術(shù)、A/D采樣電路、大規(guī)?？删幊踢壿嬰娐贰⒍嗤ǖ罃?shù)字接收技術(shù)的快速發(fā)展,數(shù)字接收機(jī)幾乎已經(jīng)可以完全取代模擬接收機(jī),成為當(dāng)前接收機(jī)技術(shù)發(fā)展的主要方向。近年來,國內(nèi)相控陣?yán)走_(dá)技術(shù)的發(fā)展也是日新月異,尤其是數(shù)字陣列技術(shù)的日益成熟,多通道接收機(jī)對通道間特性,例如通道隔離度、多通道幅相特性和多通道同步等都有著嚴(yán)格的要求[1]。現(xiàn)代通信技術(shù)的快速發(fā)展對接收機(jī)性能提出了更高的要求,除了要求接收天線具有很寬的帶寬、接收機(jī)具有很高的數(shù)據(jù)傳輸速率外,還要求接收機(jī)擁有同時(shí)處理多路信號的能力。多通道信道化數(shù)字接收機(jī)具有高精度、高靈活性、大動(dòng)態(tài)范圍和小尺寸等優(yōu)良特性,并且能夠同時(shí)處理多路信號,是當(dāng)前無線電通信領(lǐng)域的一個(gè)研究熱點(diǎn),其基本的思想是通過模數(shù)轉(zhuǎn)換器(Analog-to-Digital Converter,ADC),將接收到的信號數(shù)字化,以便后續(xù)能夠通過數(shù)字信號處理技術(shù)實(shí)現(xiàn)變頻、濾波等一系列操作,進(jìn)而形成一個(gè)通用開放可編程的平臺(tái)[2]。接收機(jī)是通信測控系統(tǒng)中的重要組成部分,其性能的優(yōu)劣直接影響整個(gè)系統(tǒng)的數(shù)據(jù)通信質(zhì)量。傳統(tǒng)的接收機(jī)多采用模擬方法實(shí)現(xiàn),受限于模擬器件的發(fā)展趨勢,信號中頻率、相位等決定系統(tǒng)性能的精細(xì)信息不易捕獲。隨著現(xiàn)代電子技術(shù)的快速發(fā)展,諸如功能強(qiáng)大的高速數(shù)字信號處理器(DSP、FPGA)、寬帶低噪聲放大器及高速A/D轉(zhuǎn)換器等都為發(fā)展高性能接收機(jī)提供了技術(shù)支撐。數(shù)字接收機(jī)就是基于現(xiàn)有數(shù)字器件發(fā)展基礎(chǔ)之上,采用更為靈活、針對性更強(qiáng)的信號處理方法,從轉(zhuǎn)換輸出的數(shù)字化數(shù)據(jù)中提取更多匹配算法的信息,鑒于數(shù)字化數(shù)據(jù)的非易失性,結(jié)合數(shù)字存儲(chǔ)技術(shù),許多針對特定信號處理算法的有效數(shù)據(jù)(例如信號測向估計(jì)、信號分類識別、譜估計(jì)等現(xiàn)代信號處理算法)均可在已獲取的數(shù)據(jù)中開展進(jìn)一步的分析和處理。此外,數(shù)字接收機(jī)使得測控系統(tǒng)具備功能擴(kuò)展的特性,在不改變可編程邏輯器件的情況下,僅須依據(jù)系統(tǒng)的特定功能性能參數(shù)在可編程數(shù)字器件中更改軟件或邏輯,就可完成對物理量的分析識別、特征提取和參數(shù)測量。本文設(shè)計(jì)的一種基于可編程邏輯器件和寬帶低噪聲放大器的多通道數(shù)字接收機(jī)是針對某型測控系統(tǒng)特定功能性能,對多通道傳感器信號開展信號調(diào)理、數(shù)據(jù)采集及針對特定算法的數(shù)據(jù)預(yù)處理仿真和實(shí)現(xiàn),給出的實(shí)際測試結(jié)果滿足某型測控系統(tǒng)的需求。

1 設(shè)計(jì)概述

數(shù)字接收機(jī)接收到的目標(biāo)回波信號強(qiáng)度較弱,頻率分布范圍較寬,容易受到各種噪聲干擾,目前數(shù)字接收機(jī)的設(shè)計(jì)都朝著低噪聲、高靈敏度、大動(dòng)態(tài)范圍、模塊化設(shè)計(jì)和采用數(shù)字增益控制的方向發(fā)展[3]。在目前的通信偵察中,對偵查距離提出了越來越高的要求,在遠(yuǎn)距離偵查中接收端實(shí)際接收到的信號已經(jīng)十分微弱,此時(shí)環(huán)境噪聲和儀器底噪都將對接收信號造成很大的影響,偵察設(shè)備需要在這種情況下將遠(yuǎn)端的微弱信號從噪聲中提取出來,并對其進(jìn)行識別。以上這些都對識別設(shè)備的靈敏度和抗噪能力都提出了新的要求。在輸入信號未知、偵查距離動(dòng)態(tài)變化的復(fù)雜環(huán)境下,利用自動(dòng)增益控制技術(shù)消除接收距離帶來的信號能量動(dòng)態(tài)變化的影響,將接收信號控制在一定范圍之內(nèi)。之后通過載波估計(jì)技術(shù),去除接收信號的頻偏。經(jīng)過位同步技術(shù)同步收發(fā)時(shí)鐘,最后通過載波同步跟蹤剩余頻偏,解調(diào)出基帶信號[4]。本文設(shè)計(jì)的一種數(shù)字接收機(jī)是將多通道傳感器信號經(jīng)信號調(diào)理和高速數(shù)據(jù)采集后,轉(zhuǎn)換成數(shù)字信號,并完成正交解調(diào)和低通濾波等預(yù)處理,通過千兆以太網(wǎng)絡(luò)接口上傳數(shù)字化數(shù)據(jù)至系統(tǒng)專用信號處理平臺(tái)。該型數(shù)字接收機(jī)主要由1塊接收電源模塊、6塊信號調(diào)理模塊、1塊信號采集預(yù)處理模塊和相關(guān)母聯(lián)接口組成,如圖1所示。

圖1 某型系統(tǒng)數(shù)字接收機(jī)硬件設(shè)計(jì)框圖

該型數(shù)字接收機(jī)完成對96路傳感器接收的信號濾波、放大、增益控制、A/D轉(zhuǎn)換、正交解調(diào)和數(shù)字濾波等,并將轉(zhuǎn)換后的數(shù)據(jù)與傳感器信號一起編碼傳輸,通過光纖送至系統(tǒng)專用信號處理平臺(tái)。所有板卡插在帶有接插件的母聯(lián)接口實(shí)現(xiàn)板間連接、供電和通信。信號調(diào)理模塊由96通道傳感器信號接收電路組成,傳感器輸出的信號,通過前置放大器、帶通濾波器、可變增益放大器、時(shí)間可變增益(Time Variable Gain,TVG)模塊、后置放大器電路處理后送至采集傳輸預(yù)處理模塊。采集傳輸預(yù)處理模塊是該型數(shù)字接收機(jī)的核心,不僅控制著信號采集時(shí)序和采集之后的數(shù)據(jù)傳輸,還負(fù)責(zé)提供滿足后續(xù)專用算法的正交解調(diào)、低通濾波和快速傅里葉變換(Fast Fourier Transform,FFT)等數(shù)據(jù)預(yù)處理功能,并將最終預(yù)處理數(shù)據(jù)通過千兆以太網(wǎng)上傳,由于采用了多信道并行處理的方式,顯著地增加了單臺(tái)數(shù)字接收機(jī)的信息處理容量。而正交解調(diào)、低通濾波和離散時(shí)間傅里葉變換處理等工作都在FPGA中完成,顯著地降低了接收機(jī)的硬件復(fù)雜程度,提高了信號的實(shí)時(shí)處理能力和信號的截獲概率。為了提高設(shè)計(jì)的質(zhì)量,合理設(shè)計(jì)各種參數(shù),系統(tǒng)在前期論證的時(shí)候采用了大量的理論仿真,最終確定了系統(tǒng)對輸入中頻信號的算法處理流程和具體的參數(shù)[5]。

2 設(shè)計(jì)方案

數(shù)字接收機(jī)主要由信號調(diào)理模塊、信號采集預(yù)處理模塊和接收電源模塊等部分組成。信號調(diào)理模塊利用電壓正反饋的設(shè)計(jì)思路,利用級聯(lián)設(shè)計(jì)法,設(shè)計(jì)八階巴特沃斯低通濾波器。該電路選用AD8032為電路中運(yùn)算放大器的芯片型號,將其與交流電壓源、電阻、電容相連形成一個(gè)二階低通濾波器。串聯(lián)個(gè)二階低通濾波器形成八階巴特沃斯低通濾波器[6]?；趯拵У驮肼暦糯笃鞯墓ぷ魈匦?搭配96通道傳感器信號,完成對信號采集的前置、后置放大和增益控制等功能;信號采集預(yù)處理模塊主要基于Xilinx公司Virtex-5系列FPGA芯片作為主控芯片開展設(shè)計(jì),其內(nèi)置有用于構(gòu)建大型陣列的FIFO邏輯,邏輯單元多達(dá)330000個(gè)[7],用于控制A/D轉(zhuǎn)換器完成信號采集的時(shí)序控制、正交解調(diào)和低通濾波等數(shù)據(jù)預(yù)處理功能。此外,數(shù)模混合集成電路將高性能模擬單元和專用數(shù)字邏輯控制單元集成在單個(gè)芯片上,具有集成度高、面積小和功耗小的優(yōu)點(diǎn)。但是,如果在應(yīng)用時(shí)電源端沒有放置合適的濾波電容,可能會(huì)導(dǎo)致電源線上存在諧振引入的紋波干擾,進(jìn)而影響電路性能,甚至造成整體功能異常[8],故接收電源模塊按照96路傳感器接收通道所須功率和紋波噪聲精度要求,為保證數(shù)字接收機(jī)長期穩(wěn)定工作,對模擬和數(shù)字供電電源均做近似對半降額處理,采用DC/DC模塊完成接收機(jī)的高壓直流電與低壓直流電的轉(zhuǎn)換和隔離。

2.1 信號調(diào)理模塊

對于高速數(shù)據(jù)采集系統(tǒng)前端的模擬信號調(diào)理電路,將傳感器的輸出信號轉(zhuǎn)換為數(shù)據(jù)采集系統(tǒng)可處理的信號,實(shí)現(xiàn)信號過壓保護(hù)、幅度的粗細(xì)調(diào)節(jié)、阻抗匹配、偏置電壓調(diào)節(jié)、共模電壓產(chǎn)生、單端轉(zhuǎn)差分和抗混疊濾波等功能[9]。本文的信號調(diào)理模塊采用分級設(shè)計(jì),輸入級采用寬帶低噪聲差分放大器,保證某系統(tǒng)輸入靈敏度0.5 μV的要求。第2級采用電壓控制型增益控制電路,增益控制范圍滿足某系統(tǒng)-40～32 dB的要求,其后為一級放大,用以消除增益控制芯片和濾波器芯片直連帶來的相互影響,同時(shí)引入通道自檢信號,帶通濾波采用Butterworth濾波器,雖然阻帶衰減帶比較寬,但其帶內(nèi)起伏小、相移小,最后一級為后置放大和射隨器,用以解決與A/D轉(zhuǎn)換器的輸入阻抗匹配問題。信號處理模塊通過增益曲線控制信號調(diào)理模塊中增益補(bǔ)償電路,補(bǔ)償某系統(tǒng)測距距離損失,完成系統(tǒng)增益實(shí)時(shí)控制功能。信號調(diào)理模塊原理框圖如圖2所示。

圖2 信號調(diào)理模塊原理框圖

接收機(jī)中廣泛采用自動(dòng)增益控制電路,可以實(shí)現(xiàn)在輸入電平動(dòng)態(tài)變化時(shí)輸出電平穩(wěn)定,輸入電平大時(shí)降低增益,輸入電平小時(shí)提高增益[10]。為保證某型測控系統(tǒng)被測目標(biāo)強(qiáng)度信息從近到遠(yuǎn)均勻,以及量程范圍內(nèi)目標(biāo)回波都能被A/D轉(zhuǎn)換器采集獲取,系統(tǒng)采用歸一化放大,即采用壓控增益放大器控制接收機(jī)電路的增益?？刂菩酒捎肨I公司的寬帶連續(xù)可變的電壓控制增益放大器VCA810AID,帶寬為25 MHz,增益的可調(diào)范圍為-40～40 dB,控制信號從-2～0 V,基本成線性規(guī)律。同時(shí),此芯片誤差小,一致性能很好地滿足數(shù)字接收機(jī)多通道幅度和相位一致性的要求。VCA810AID的功耗相對較大,為了控制系統(tǒng)功耗,設(shè)計(jì)中在系統(tǒng)空閑狀態(tài)或數(shù)據(jù)處理期間,控制電壓始終處于低電壓狀態(tài),減小VCA810AID的電流消耗,進(jìn)而降低能耗。

由于多通道數(shù)字接收機(jī)需要保證相位一致性和通帶內(nèi)幅度起伏的要求,若接收機(jī)各通道的相頻特性不好或各通道之間的相位一致性差,會(huì)直接影響到系統(tǒng)的精度[11]。中頻噪聲發(fā)生器的信號通帶內(nèi)平坦度和截止頻率指標(biāo)將會(huì)影響被測量的測量準(zhǔn)確度,設(shè)計(jì)思路是采取模擬濾波加數(shù)字濾波的方法[12]。綜合考慮后,該型數(shù)字接收機(jī)信號調(diào)理模塊選用模擬帶通濾波器實(shí)現(xiàn)信號濾波功能,即采用Butterworth帶通濾波器,通帶內(nèi)幅度平滑和相位一致性較好,阻帶衰減略差,可通過提高其階數(shù)來解決。帶寬根據(jù)某型系統(tǒng)15 kHz要求,帶通濾波器由4片四運(yùn)放搭建而成8階Buttorworth帶通濾波器實(shí)現(xiàn),設(shè)計(jì)采用凌特公司的LTC1562,其濾波特性如圖3所示。

圖3 LTC1562濾波特性

LTC1562主要特點(diǎn)是封裝較小,功耗低,由4個(gè)二階濾波模塊組成,可構(gòu)成八階帶通濾波器,數(shù)字接收機(jī)中的帶通濾波器由LTC1562和一級運(yùn)放組成,構(gòu)成十階Butterworth帶通濾波器,以滿足通帶內(nèi)頻響特性的要求。

2.2 信號采集預(yù)處理模塊

信號采集預(yù)處理模塊主要分成數(shù)據(jù)采集和信號預(yù)處理2個(gè)功能。隨著載波頻率、信號帶寬的提高,多通道系統(tǒng)對傳輸速率、數(shù)據(jù)處理能力的要求越來越高。由于高速信號同步采集困難,通道間相位一致性差、數(shù)據(jù)無法對齊,多通道數(shù)據(jù)采集技術(shù)顯得尤為重要。FPGA以并行的計(jì)算方式,可以實(shí)現(xiàn)多路數(shù)據(jù)并行處理,又有著邏輯資源豐富、電平接口齊全等特點(diǎn)?；贔PGA的優(yōu)勢特征,設(shè)計(jì)了以FPGA為核心的高性能多通道高速數(shù)據(jù)同步采集設(shè)備[13]。本文設(shè)計(jì)的數(shù)據(jù)采集功能主要由96通道A/D電路組成,通過A/D時(shí)鐘信號、轉(zhuǎn)換使能信號、A/D狀態(tài)信號、數(shù)據(jù)總線等進(jìn)行控制和數(shù)據(jù)轉(zhuǎn)換輸出,A/D電路分為數(shù)字供電和模擬供電2個(gè)部分,相互之間要進(jìn)行隔離處理,單點(diǎn)接地的設(shè)計(jì)原則保證將高速數(shù)字信號對模擬信號的干擾降至最低,A/D輸入端采用RC低通濾波處理可有效降低高頻干擾信號(如高頻鏡像干擾信號)的影響,將盡可能地增強(qiáng)模擬差分對的抗共模干擾效果,高速數(shù)字信號通信可保證高精度A/D轉(zhuǎn)換結(jié)果無失真地傳遞至數(shù)字處理芯片中進(jìn)行后續(xù)運(yùn)算處理。該設(shè)計(jì)中A/D芯片選用ADI公司的AD7656-1。該芯片內(nèi)集成了6個(gè)16位、快速、低功耗、主次逼近型A/D,內(nèi)核采用4.5～5.5 V單電源供電,最高吞吐量可達(dá)250 kS/s,該芯片還內(nèi)置低噪聲寬帶采樣保持放大器,可處理最高8 MHz的接入頻率。AD7656-1的轉(zhuǎn)換過程與數(shù)據(jù)采集由CONVST信號和內(nèi)部振蕩器進(jìn)行控制,3個(gè)CONVST引腳允許3對A/DC獨(dú)立地進(jìn)行同步采樣,AD7656-1同時(shí)具有一個(gè)高速并行接口和一個(gè)高速串行接口,為器件與FPGA接口創(chuàng)造了條件。

信號預(yù)處理功能主要由高速FPGA完成,選用Xilinx公司的Virtex-5系列VSX50T芯片,采用串行流水線工作模式,對96通道數(shù)字信號進(jìn)行時(shí)序控制。每通道傳感器信號調(diào)理并采集后,首先經(jīng)過正交解調(diào),采用FPGA實(shí)現(xiàn)時(shí),正交I/Q解調(diào)方式實(shí)現(xiàn)簡單、實(shí)時(shí)性好,具有平滑功能,且占用FPGA資源少[14];其次,濾波器是數(shù)字信號處理系統(tǒng)和通信系統(tǒng)重要的組成部分,主要用來提取各個(gè)子帶信號,為后續(xù)處理做準(zhǔn)備。目前比較常見的為余弦調(diào)制濾波器、離散傅里葉變換調(diào)制濾波器和多相濾波器[15],本文采用離散傅里葉變換調(diào)制濾波器和多相濾波器構(gòu)成的低通濾波器組;最后,輸出包含實(shí)部與虛部的復(fù)包絡(luò)信號,供后續(xù)系統(tǒng)專用信號處理算法使用。

設(shè)置某系統(tǒng)信號工作頻率f0=80 kHz,采樣率fs=400 kHz,帶寬B=30 kHz,正交解調(diào)參數(shù)為cos(N·2·π·f0/fs),sin(N·2·π·f0/fs);低通濾波參數(shù)fs=400 kHz,fpass=15 kHz,fstop=30 kHz,Apass=1 dB,Astop=60 dB,階數(shù)共54階。利用MATLAB為該多通道數(shù)字接收機(jī)仿真產(chǎn)生峰峰值Vpp=2 V的線性調(diào)頻(Linear Frequency Modulation,LFM)信號,如圖4所示,該波形也將作為后續(xù)FPGA實(shí)現(xiàn)信號預(yù)處理功能測試時(shí)同一激勵(lì)信號。

圖4 LFM信號波形圖

正交解調(diào)系數(shù)預(yù)先儲(chǔ)存在2個(gè)只讀存儲(chǔ)器(ROM)中,使cos系數(shù)、sin系數(shù)和通道數(shù)據(jù)在實(shí)數(shù)乘法器中相乘,分別輸出串行的I路和Q路數(shù)據(jù)。

FIR濾波器采用多通道工作方式,把MATLAB中設(shè)計(jì)的低通濾波器參數(shù),得到的脈沖響應(yīng)系數(shù)保存成文件,導(dǎo)入FIR核。通過低通濾波處理后,得到基帶信號的實(shí)部和虛部數(shù)據(jù),如圖5所示。

圖5 仿真輸出的基帶信號的實(shí)部和虛部數(shù)據(jù)

仿真輸出的基帶信號是為系統(tǒng)專用信號處理平臺(tái)所需數(shù)據(jù)形式做準(zhǔn)備,仿真生成的LFM信號即為模擬傳感器信號形式,觀測數(shù)字接收機(jī)采集轉(zhuǎn)換的數(shù)據(jù)是否滿足后續(xù)信號處理的需要。

3 測試結(jié)果及分析

為了驗(yàn)證某型測控系統(tǒng)中數(shù)字接收機(jī)的性能,對照該型測控系統(tǒng)的性能指標(biāo),在實(shí)驗(yàn)室條件下對數(shù)字接收機(jī)開展相關(guān)性能測試,主要包括固定增益、幅頻響應(yīng)、相位一致性,短路噪聲和信號預(yù)處理效果等開展測試并給出實(shí)測效果。

3.1 幅頻響應(yīng)及相位一致性測試

信號源平臺(tái)輸入頻率為100 kHz正弦信號,增益控制信號設(shè)置為0 dB,數(shù)字接收機(jī)正常工作,通過調(diào)試顯控軟件同步接收96路信號源產(chǎn)生的信號,通過MATLAB 分析所有通道幅頻響應(yīng)及相位一致性,如圖6所示。

圖6 96通道幅頻響應(yīng)及相位一直性測試框圖

衰減器為自制,-40 dB衰減,各通道信號幅度均采用有效值測量,定義幅度dB=20lg(vrms),電壓增益dB=20lg(vo/vi)。為滿足某測控系統(tǒng)帶寬和工作頻率測試要求,設(shè)置信號調(diào)理模塊輸入電壓峰峰值為300 mV,-40 dB衰減,TVG=0 dB,測試頻點(diǎn)依次為:80,85,90,91,92,92.5,93,93.5,94,95,96,97,98,99,100,101,102,103,104,105,106,106.5,107,107.5,108,109,110,115,120(kHz)。數(shù)字接收機(jī)應(yīng)能滿足(92.5±1)～(107.5±1) kHz內(nèi)3 dB起伏,帶外衰減35 dB。96通道幅頻響應(yīng)測試結(jié)果如圖7所示。

圖7 96通道幅頻響應(yīng)測試結(jié)果

從圖7可以看出,96通道接收到的信號均經(jīng)過信號調(diào)理模塊,其可將小信號放大到所需幅度,而其中的濾波器設(shè)計(jì)可濾去所須頻帶以外的干擾和噪聲,本文闡述的某測控系統(tǒng)往往是多通道的,且大多需要專用的信號處理算法,對信號調(diào)理模塊的頻率響應(yīng)要求很高,接收機(jī)滿足放大倍數(shù)從最大值下降3 dB的頻率寬度,且在通頻帶內(nèi)起伏不超過3 dB,而通頻帶范圍之外的噪聲和干擾能被迅速有效地抑制。其測試結(jié)果表明,在帶內(nèi)92.5～107.5 kHz各通道滿足3 dB起伏,帶外衰減35 dB的系統(tǒng)技術(shù)要求。

同樣的,數(shù)字接收機(jī)輸入端加頻率為100 kHz、信號調(diào)理模塊輸入信號參數(shù)設(shè)置為電壓100 mVpp,40 dB衰減,增益控制信號為0 dB。數(shù)字接收機(jī)應(yīng)能滿足系統(tǒng)要求的96路接收相位差小于10°。96通道相位一致性測試結(jié)果如圖8所示。

圖8 96通道相位一致性測試結(jié)果

相位差為系統(tǒng)中心頻率處各個(gè)通道之間的相位之差,以信號調(diào)理模塊第1路信號的相位值作為基準(zhǔn),其他通道的相位減去基準(zhǔn)相位得到標(biāo)準(zhǔn)差,以標(biāo)準(zhǔn)差來判斷所有通道的相位一致性。相位一致性分析針對鄰近的3個(gè)通道進(jìn)行,即通過程序?qū)ふ业綄?zhǔn)發(fā)射信號的通道序號N。此時(shí),該通道對應(yīng)的采集信號幅度最大,通過分析通道N與N-1,N與N+1之間的相位差,挑出存在相位差超過10°的通道,保證96通道的相位差滿足某測控系統(tǒng)信號處理算法對所有通道相位差的技術(shù)要求,該測控系統(tǒng)才能拾取回波信號后滿足單機(jī)性能。測試結(jié)果表明,數(shù)字接收機(jī)的96通道均滿足接收相位差小于10°的技術(shù)要求。

3.2 短路噪聲測試

為驗(yàn)證數(shù)字接收機(jī)的電路噪聲和對外部噪聲環(huán)境的適應(yīng)水平,開展短路噪聲測試。將所有通道短路,實(shí)驗(yàn)室條件下用MATLAB分析顯控軟件接收到的數(shù)據(jù)。需要考慮各通道的增益,以折算至輸入端。設(shè)置增益控制信號為0 dB,輸入端短路,數(shù)字接收機(jī)短路噪聲測試框圖如圖9所示。

圖9 數(shù)字接收機(jī)短路噪聲測試框圖

測試中定義:輸入端短路噪聲有效值=輸出端噪聲有效值/總的放大倍數(shù);輸入端短路噪聲分貝值=20lg(輸入端短路噪聲有效值)。測試過程采用公式

短路噪聲分貝值=10lg(功率)-固定增益-增益控制信號分貝數(shù)

來計(jì)算各通道短路噪聲,數(shù)字接收機(jī)短路噪聲測試結(jié)果如圖10所示。

圖10 數(shù)字接收機(jī)短路噪聲測試結(jié)果

根據(jù)某測控系統(tǒng)設(shè)計(jì)方程,該測控系統(tǒng)的接收端的噪聲主要包括環(huán)境噪聲和自噪聲。為了工程上處理簡單,將環(huán)境噪聲統(tǒng)認(rèn)為是時(shí)間平穩(wěn)空間各向同性的,盡管這些噪聲的頻譜分量都隨頻率的降低而增大,但在工程處理時(shí),已將接收機(jī)工作帶寬內(nèi)的噪聲認(rèn)為具有“白”的譜特性;而自噪聲主要來源電路設(shè)計(jì)的電噪聲,根據(jù)設(shè)計(jì)方程對電噪聲和環(huán)境噪聲進(jìn)行底噪聲指標(biāo)分配,根據(jù)某型測控系統(tǒng)指標(biāo),計(jì)算出的該數(shù)字接收機(jī)的短路噪聲應(yīng)小于-120 dB,需要對該數(shù)字接收機(jī)的電路噪聲進(jìn)行測試,即在輸入端短路情況下測試該數(shù)字接收機(jī)的短路噪聲。測試結(jié)果表明,該數(shù)字接收機(jī)的所有96通道的短路噪聲水平均小于-120 dB,滿足數(shù)字接收機(jī)指標(biāo)要求。

3.3 固定增益測試

數(shù)字接收機(jī)的固定增益是為了滿足某型測控系統(tǒng)對測距精度誤差補(bǔ)償?shù)囊笤O(shè)置的性能指標(biāo),用于判斷數(shù)字接收機(jī)是否可對不同距離上的信號強(qiáng)度進(jìn)行同等補(bǔ)償,本質(zhì)上是數(shù)字接收機(jī)是否具備接收微弱信號的能力,即接收機(jī)輸出信噪比相對于輸入信噪比提高的倍數(shù)。輸入噪聲越小,固定增益越大,且接收機(jī)放大倍數(shù)越大,則在接收機(jī)輸入端能夠接收到的最小信號越小,在相同發(fā)射等級條件下,接收機(jī)固定增益越大的則測控系統(tǒng)的作用距離就越遠(yuǎn)。實(shí)驗(yàn)室測試時(shí),信號源輸入相應(yīng)中心頻率的單頻等幅電報(bào)通信(Continuous Wave,CW)信號,設(shè)置不同的增益控制信號幅值,判斷測量增益改變值是否和增益控制信號幅值一致,測試框圖和幅頻響應(yīng)測試框圖一致。

數(shù)字接收機(jī)輸入端加頻率為100 kHz、信號調(diào)理模塊輸入電壓峰峰值為100 mV,衰減器設(shè)置-40 dB衰減,增益控制信號設(shè)置為0 dB,接收機(jī)應(yīng)能滿足96路接收固定增益為(66±1)dB。數(shù)字接收機(jī)固定增益測試結(jié)果如圖11所示。

圖11 數(shù)字接收機(jī)固定增益測試結(jié)果

3.4 信號預(yù)處理功能測試

數(shù)字接收機(jī)的信號預(yù)處理功能是在高速FPGA上實(shí)現(xiàn),前期已通過MATLAB仿真產(chǎn)生LFM信號,并對通過正交解調(diào)、低通濾波預(yù)處理算法轉(zhuǎn)換后的數(shù)據(jù)形式開展了仿真工作。根據(jù)數(shù)字接收機(jī)選用的ADC采集芯片的性能及工作模式,結(jié)合測控系統(tǒng)信號處理算法的需要,要求將ADC采集轉(zhuǎn)換的數(shù)據(jù)由16 bit實(shí)信號經(jīng)正交解調(diào)、低通濾波等預(yù)處理為復(fù)信號,需要在FPGA上實(shí)現(xiàn)具備該功能的正交解調(diào)和低通濾波功能。在信號采集預(yù)處理模塊FPGA實(shí)現(xiàn)時(shí),采用FPGA專用的IP運(yùn)算核,將MATLAB產(chǎn)生的設(shè)計(jì)參數(shù)預(yù)置入IP運(yùn)算核中,設(shè)置每路信號為峰峰值Vpp=2 V的LFM信號,量化為16位定點(diǎn)數(shù),記作signal 16=signal.*32767,正交解調(diào)參數(shù)也量化為16位定點(diǎn)數(shù),正交解調(diào)后,取高16位,同時(shí),低通濾波參數(shù)也量化為16位定點(diǎn)數(shù),低通濾波后,甩掉低14位,輸出復(fù)包絡(luò)信號實(shí)部,得到系統(tǒng)專用信號處理算法所需的基帶信號實(shí)部和虛部數(shù)據(jù)形式,如圖12所示。

圖12 數(shù)字接收機(jī)轉(zhuǎn)換的基帶信號實(shí)部虛部測試結(jié)果(FPGA)

此外,通過FPGA自帶的仿真調(diào)試軟件,觀察數(shù)字接收機(jī)所有通道數(shù)據(jù)轉(zhuǎn)換后各通道的實(shí)部虛部值,得到部分通道測試結(jié)果,如圖13所示。

圖13 部分通道轉(zhuǎn)換的基帶信號實(shí)部虛部測試結(jié)果(FPGA)

測試結(jié)果表明,該型數(shù)字接收機(jī)所有96通道轉(zhuǎn)換后的基帶信號的實(shí)部虛部與MATLAB仿真結(jié)果一致,說明信號預(yù)處理滿足某型測控系統(tǒng)中專用算法對信號數(shù)據(jù)格式的要求。

4 結(jié)束語

提出了一種多通道數(shù)字接收機(jī)的設(shè)計(jì)方法,并對某型測控系統(tǒng)中的數(shù)字接收機(jī)開展了相關(guān)性能指標(biāo)測試,給出了實(shí)測結(jié)果。該方案已成功應(yīng)用于某型測距設(shè)備,表明了該方案具備有效性和通用性。同時(shí),針對其他測控系統(tǒng)而言,該方案可在不改動(dòng)關(guān)鍵可編程邏輯器件的硬件基礎(chǔ)之上,修改相關(guān)邏輯代碼參數(shù),開發(fā)針對性更強(qiáng)的算法邏輯,為特定功能的測控系統(tǒng)性能設(shè)計(jì)提供扎實(shí)的技術(shù)支撐和設(shè)計(jì)參考。