周蕾，劉宜欣，李貴嬌，王海建

（中國(guó)兵器工業(yè)第214所，江蘇蘇州，215163）

0 引言

如今，由于微電子技術(shù)、計(jì)算機(jī)技術(shù)和通信技術(shù)日益發(fā)展，數(shù)字化已被廣泛用于現(xiàn)代科技、國(guó)防以及國(guó)民經(jīng)濟(jì)等相關(guān)領(lǐng)域。

DSP 數(shù)字信號(hào)處理器屬于嵌入式處理器的一種，可以用在各種數(shù)字信號(hào)處理運(yùn)算的微處理器。嵌入式處理器一般由微控制器、微處理器、數(shù)字信號(hào)處理器及單片機(jī)等組成。在處理高速信號(hào)方面，相比較于其他處理器，DSP 芯片的處理運(yùn)行速度更快，運(yùn)算能力更佳。其并行處理能力由于內(nèi)部采用改進(jìn)的哈佛結(jié)構(gòu)，而得到較大的增強(qiáng)。本文設(shè)計(jì)一種結(jié)構(gòu)簡(jiǎn)單可靠、成本低的一種基于DSP 的聲信號(hào)存儲(chǔ)電路，主要應(yīng)用于相關(guān)領(lǐng)域的低功耗無(wú)人值守節(jié)點(diǎn)，無(wú)耐高過(guò)載要求的場(chǎng)合。

1 原理與設(shè)計(jì)

基于DSP 的聲信號(hào)存儲(chǔ)電路由供電電路、DSP 核心處理器電路、A/D 轉(zhuǎn)換電路、Flash 存儲(chǔ)電路、SDRAM 存儲(chǔ)電路和串口擴(kuò)展電路組成，如圖1 所示。

圖1 基于DSP 的信號(hào)存儲(chǔ)電路組成圖

供電單元用于把+5V 電源轉(zhuǎn)換為D+3.3V 電源，給DSP 提供IO 電源；同時(shí)把+3.3VD2 電源轉(zhuǎn)換為D+1.2V電源，給DSP 提供核電源。A/D 轉(zhuǎn)換單元用于對(duì)信號(hào)進(jìn)行A/D 轉(zhuǎn)換，得到8 路分辨率24位的信號(hào)，再輸入DSP 處理器進(jìn)行處理。Flash 存儲(chǔ)單元用于存儲(chǔ)固化后的DSP 程序。SDRAM 存儲(chǔ)單元用于臨時(shí)存儲(chǔ)8 路聲信號(hào)。串口擴(kuò)展單元用于進(jìn)行四通道串口擴(kuò)展。下面具體介紹各部分電路的設(shè)計(jì)過(guò)程。

■1.1 供電電路

供電電路的電路原理圖如圖2 所示。

圖2 DSP 供電電路原理圖

由德州儀器（TI）推出的DSP 專用供電芯片TPS70345和外圍阻容組成DSP 供電電路。

在輸出端并聯(lián)濾波電容，當(dāng)輸出有高頻干擾時(shí)，小電容容抗比較小，高頻干擾能通過(guò)小電容把濾波至地，較大的電容感抗大近似于開路無(wú)法工作；當(dāng)輸出有低頻干擾時(shí)，小電容類似開路無(wú)法工作，大電容能夠起到較好的濾波效果，兩者之間可以互相彌補(bǔ)彼此的缺點(diǎn)，從而能夠得到穩(wěn)定的輸出。

DSP 上電順序推薦為D+1.2V 先上電，D+3.3V 后上電。TPS70345的SEQ引腳為1時(shí)，能滿足DSP上電順序的要求。

■1.2 DSP 核心處理器電路

DSP 處理電路原理圖如圖3 所示。

圖3 DSP 處理電路原理圖

綜合性價(jià)比考慮，本電路中的DSP 芯片選擇TI 公司的浮 點(diǎn)DSP：TMS320C6713。C6713 采用TMS320C67x 系列的DSP，基于C67x 內(nèi)核，最高工作頻率可達(dá)300 MHz，處理速度達(dá)到24000MIPS。DSP 內(nèi)部包含增強(qiáng)的直接存儲(chǔ)器訪問(wèn)(EDMA)控制器，能在不受CPU 干涉的情況下，控制16 個(gè)通道獨(dú)立完成數(shù)據(jù)的傳輸。SRAM、ERPOM、Flash、SBSRAM 和SDRAM 可以與芯片內(nèi)部的外部存儲(chǔ)器接口(EMIF)無(wú)縫接口，可以尋址片外存儲(chǔ)空間512M。外設(shè)接口較為豐富，包含I2C、2 個(gè)多通道音頻串口、2 個(gè)多通道緩沖串口和SPI 等，使用JTAG編程下載。

采用50MHz外部時(shí)鐘頻率，16 根數(shù)據(jù)線ED0～ED15，19根地址線EA2～EA20，用于與flash、SDRAM、SD 卡、串口擴(kuò)展電路通信。HD3 接低電平時(shí)，HD4 外接跳帽可選擇DEBUG模式或BOOT 模式；HD8、HD12 接高電平使系統(tǒng)運(yùn)行在小端模式且EMIF 數(shù)據(jù)出現(xiàn)在ED[7:0]端；HD14 接低電平使能McASP1 外設(shè)和GPIO 管腳，禁用HPI 管腳；CLKMODE0引腳接高電平選擇使用CLKIN腳的時(shí)鐘。定時(shí)器0 和定時(shí)器1 采用內(nèi)部時(shí)鐘頻率，分別產(chǎn)生8.138kHz 和4.167MHz 的時(shí)鐘信號(hào)，給McASP1 外設(shè)和ADS1278 提供幀同步時(shí)鐘和位時(shí)鐘。

■1.3 A/D 轉(zhuǎn)換電路

A/D 轉(zhuǎn)換電路的電路原理圖如圖4 所示。

圖4 AD 轉(zhuǎn)換電路原理圖

ADS1278 由德州儀器（TI）公司設(shè)計(jì)，是一款24 位多通道工業(yè)模數(shù)轉(zhuǎn)換器（ADC），內(nèi)部包含多個(gè)獨(dú)立的高階斬波穩(wěn)定調(diào)制器和FIR 數(shù)字濾波器，能夠同步進(jìn)行8 通道采樣，支持4種工作模式：高速、高精度、低速、低功耗；ADS1278 的AC 和DC 特性良好，最高采樣率能夠達(dá)到128Ks/s，信噪比(SNR) 在62kHz 帶寬下能達(dá)到111dB，失調(diào)漂移較低，為0.8μV/℃?？梢酝ㄟ^(guò)設(shè)置相應(yīng)的輸入/輸出引腳直接來(lái)選擇ADS1278 的工作模式，可選幀同步或者SPI 串行接口進(jìn)行數(shù)據(jù)輸出，方便與DSP、FPGA 和微控制器連接。ADS1278可以在-40℃～+105℃溫度范圍內(nèi)正常工作，能夠滿足包括振動(dòng)分析、醫(yī)療監(jiān)控、聲學(xué)動(dòng)態(tài)應(yīng)變測(cè)量及壓力測(cè)量設(shè)備等要求嚴(yán)格的多通道信號(hào)采集應(yīng)用。

ADS1278 的輸出數(shù)據(jù)為二進(jìn)制補(bǔ)碼，數(shù)據(jù)的最高位為符號(hào)位，輸出數(shù)據(jù)D=VIN/VREF×0X7FFFFF，符號(hào)位在輸入電壓（即VIN=AINP-AINN）為負(fù)時(shí)是0。ADS1278 的精度和穩(wěn)定性主要受參考電壓VREF 影響，本電路設(shè)計(jì)的參考電壓源系統(tǒng)選用是TI 公司的REF5025 和OPA350，圖5 是其結(jié)構(gòu)圖。REF5025 高精度參考源的噪聲低、漂移低，為電路提供2.5V 的參考電壓。OPA350 是一款高速單電源軌到軌運(yùn)算放大器，在電路中用作電壓跟隨器，ADS1278 的COM端作為其輸入端，為了降低噪聲，在輸入端接一個(gè)電容，容值為0.1μF。輸出與基本差分輸入信號(hào)接口電路的COM端連接，用于提供參考電壓。

圖5 AD 電壓基準(zhǔn)源原理圖

ADS1278 內(nèi)部不存在寄存器，通過(guò)對(duì)MODE[1：0]引腳上的高低電平進(jìn)行配置來(lái)選擇ADS1278 工作狀態(tài)。通過(guò)確定FORMAT[2：0]引腳上的輸入狀態(tài)來(lái)選擇ADS1278 的協(xié)議和數(shù)據(jù)輸出格式，可以選擇SPI 協(xié)議和幀同步協(xié)議進(jìn)行串行輸出，也可以選擇不同的數(shù)據(jù)輸出格式。若想控制內(nèi)部8 個(gè)轉(zhuǎn)換器處于同步狀態(tài)，可通過(guò)控制SNYC 引腳達(dá)到；通過(guò)控制PWDN[8：1]輸入引腳關(guān)閉一個(gè)或多個(gè)模擬信號(hào)輸入通道，進(jìn)入省電模式，如果所有通道都被關(guān)閉，ADS1278 進(jìn)入低功耗狀態(tài)。本設(shè)計(jì)是一個(gè)8 通道的低功耗低速采樣系統(tǒng)，因此可以設(shè)置PWDN[8：1]=11111111b，MODE[1：0]=11b，F(xiàn)ORMAT[2：0]=101b，使ADS1278 工作在低速模式下，將8 個(gè)ADC 通道打開，采用幀同步格式通過(guò)DOUT1～DOUT8 并行輸出8 路數(shù)據(jù)。

時(shí)鐘和數(shù)據(jù)的時(shí)序關(guān)系在幀同步格式下，如圖6 所示，CLK 的時(shí)鐘頻率是移位時(shí)鐘SCLK 頻率的次冪（n=0，1，2，...），是FSYNC 幀同步時(shí)鐘頻率的512 倍。ADS1278與DSP 采用幀同步串行接口連接，ADS1278 的幀同步串行接口有4 個(gè)時(shí)鐘或數(shù)據(jù)線接口，分別是CLK 時(shí)鐘、SCLK，F(xiàn)SYNC，DOUT。

圖6 時(shí)鐘和數(shù)據(jù)時(shí)序圖（幀同步格式）

■1.4 Flash 存儲(chǔ)電路

在DSP 程序調(diào)試完畢后，要將程序固化到Flash 中。Flash 芯片選用 M29W800DT70N6E，M29W800DT70N6E 具有如下特性：2.7V～3.6V 單電源供電，最高22MHz時(shí)鐘工作頻率，10mA 工作電流，8Mbit的容量，16 位并行接口，可反復(fù)擦除/編程100000 次。FLASH 存儲(chǔ)電路原理圖如圖7 所示。

圖7 FLASH 存儲(chǔ)電路原理圖

■1.5 SDRAM 存儲(chǔ)電路

SDRAM 選用MT48LC8M16A2P，容量為128Mbits，用于臨時(shí)存儲(chǔ)信號(hào)。通過(guò)數(shù)據(jù)線和地址線與DSP 通信，地址線又分為行地址和列地址，由DSP 自動(dòng)控制SDRAM 的讀寫時(shí)序。SDRAM 占用DSP EMIF CE0 空間，由DSP 進(jìn)行統(tǒng)一編址，直接對(duì)SDRAM 進(jìn)行讀寫。SDRAM 存儲(chǔ)電路原理圖如圖8 所示。

圖8 SDRAM 存儲(chǔ)電路原理圖

■1.6 串口擴(kuò)展電路

本設(shè)計(jì)使用WK2168 進(jìn)行四通道串口擴(kuò)展。WK2168 是首款具備256 級(jí)FIFO 的低功耗并支持UART/SPI/IIC/8 并行總線接口的4 通道UART 器件?？梢酝ㄟ^(guò)模式選擇使得該芯片工作于以上任何一種主接口模式，將選定的主接口擴(kuò)展為4 個(gè)增強(qiáng)功能的UART。擴(kuò)展的子通道的UART 具備如下功能特點(diǎn)：

(1)可以獨(dú)立設(shè)置每個(gè)子通道UART的字長(zhǎng)、校驗(yàn)格式和波特率，通信速率最高為2Mbps。

(2)能夠設(shè)置每個(gè)子通道獨(dú)立工作在高級(jí)工作模式下：如RS-485 自動(dòng)收發(fā)控制、IrDA 紅外通信、軟件/硬件自動(dòng)流量控制、9 位網(wǎng)絡(luò)地址自動(dòng)識(shí)別等。

(3)每個(gè)子通道具備收/發(fā)獨(dú)立的256 級(jí)FIFO，可依據(jù)用戶實(shí)際需求對(duì)FIFO 的中斷進(jìn)行編程觸發(fā)點(diǎn)且具備超時(shí)中斷功能。

WK2168 具有可配置自動(dòng)休眠/喚醒功能，其電壓工作范圍是2.5～5.0V。本系統(tǒng)工作頻率14.7456MHz，使用8 位并口主接口，通過(guò)AD(數(shù)據(jù)/控制)信號(hào)進(jìn)行切換；子通道選擇通過(guò)命令字控制和指示，不需要額外通道指示信號(hào)線；占取地址空間為2 個(gè)。串口擴(kuò)展電路原理圖如圖9 所示。

圖9 串口擴(kuò)展電路原理圖

通道1 和通道3 通過(guò)SP3223 轉(zhuǎn)變?yōu)镽S232 串口，可連接計(jì)算機(jī)，直接與計(jì)算機(jī)進(jìn)行串口通信。

■1.7 DSP 軟件設(shè)計(jì)

微陣列聲探測(cè)節(jié)點(diǎn)一體化微系統(tǒng)的軟件全部在DSP 上實(shí)現(xiàn)，主要功能有：

(1)初始化PLL、EMIF、GPIO、WK2168、定時(shí)器及其他相關(guān)外設(shè)。

(2)通過(guò)LORA 無(wú)線通信模塊接收上位機(jī)的命令，進(jìn)行相應(yīng)操作并進(jìn)行響應(yīng)。

DSP 軟件流程圖如圖10 所示。

圖10 DSP 軟件流程圖

收到指令2 時(shí)，進(jìn)行啟動(dòng)數(shù)據(jù)采集工作，DSP 使用定時(shí)器產(chǎn)生AD 轉(zhuǎn)換必需的幀同步時(shí)鐘、位時(shí)鐘。使用MCASP1接口與ADS1278通信，作為主機(jī)控制AD轉(zhuǎn)換過(guò)程，啟動(dòng)EDMA 傳輸，使能EDMA 中斷，設(shè)置ping 和pong 緩存區(qū)存儲(chǔ)數(shù)據(jù)。數(shù)據(jù)采集流程圖如圖11 所示。

圖11 數(shù)據(jù)采集流程圖

2 實(shí)驗(yàn)

在計(jì)算機(jī)上打開文件，用MATLAB 程序把75000KB 的8 路聲音文件分解為8 個(gè)9375KB 的一路聲音文件，如圖12 所示。

圖12 MATLAB 處理程序

用Cool Edit Pro2.0 軟件打開一路聲音文件，如圖13所示。

圖13 打開聲音文件

對(duì)打開的音頻進(jìn)行30dB 放大后，得到音頻波形如圖14 所示。

圖14 30dB 放大后聲音波形

對(duì)該音頻信號(hào)進(jìn)行播放，可以清晰地聽到在5 分鐘內(nèi)采集的音頻信號(hào)。從播放效果來(lái)看，該音頻信號(hào)信噪比高，音質(zhì)清晰，聲音還原度高，達(dá)到了預(yù)期效果。

3 結(jié)論

一種基于DSP 的聲信號(hào)存儲(chǔ)電路由供電電路、DSP 核心處理器電路、A/D 轉(zhuǎn)換電路、Flash 存儲(chǔ)電路、SDRAM存儲(chǔ)電路、串口擴(kuò)展電路組成，主要完成聲音信號(hào)AD 轉(zhuǎn)換與存儲(chǔ)、無(wú)線通信等功能，具有結(jié)構(gòu)簡(jiǎn)單、控制方便、還原度高等優(yōu)點(diǎn)，特別適合相關(guān)領(lǐng)域的低功耗無(wú)人值守節(jié)點(diǎn)，無(wú)耐高過(guò)載要求的場(chǎng)合。