楊君豪 楚鷹軍 曹駿 周志行 夏文龍 郭慶功

針對全球?qū)Ш叫l(wèi)星系統(tǒng)建設(shè)成本高，信號(hào)易被干擾和欺騙等問題，本文基于Zedboard+AD9361軟件定義無線電平臺(tái)設(shè)計(jì)出一套小型化、高精度的無線時(shí)間同步系統(tǒng).整個(gè)系統(tǒng)分為雙向時(shí)間同步模塊和無線通信模塊：雙向時(shí)間同步模塊處理主從機(jī)時(shí)間戳的標(biāo)定、偏差的計(jì)算;無線通信模塊將數(shù)據(jù)進(jìn)行偽碼擴(kuò)頻、數(shù)字上變頻、部分匹配濾波-快速傅里葉變換捕獲，實(shí)現(xiàn)主從機(jī)之間的無線通信.通過主從機(jī)輸出到示波器上的1 PPS信號(hào)比對測試，主從機(jī)之間的時(shí)間同步誤差均方根值（RMS）為18.6 ns.

精準(zhǔn)時(shí)間協(xié)議;AD9361;PMF-FFT捕獲;時(shí)間同步

TN925+.91A2023.013001

收稿日期： 2022-05-30

基金項(xiàng)目： 國家自然科學(xué)基金（62071316）

作者簡介： 楊君豪（1996-）， 男， 四川達(dá)州人， 碩士研究生， 主要研究方向?yàn)闊o線通信.E-mail：15827467971@163.com

通訊作者： 郭慶功.E-mail： guoqingong@scu.edu.cn

Design and implementation of two-way time synchronization system based on software Radio

YANG Jun-Hao1， CHU Ying-Jun2， CAO Jun2， ZHOU Zhi-Hang1， XIA Wen-Long1， GUO Qing-Gong1

（1.College of Electronics and Information Engineering， Sichuan University， Chengdu 610065， China;

2. The Fifth Research Institute of Telecommunications Technology， Chengdu 610021， China）

In order to solve the problems of high construction cost of GNSS （Global Navigation Satellite System） and easy signal jamming and spoofing， a small and high precision wireless time synchronization system is designed based on Zedboard+AD9361 software defined radio platform.The entire system consists of two-way time synchronization module and wireless communication module：the two-way time synchronization module deals with the calibration of master and slave time stamps and the calculation of deviation;the wireless communication module realizes the wireless communication between master and slave equipments by using pseudo-code spread spectrum， DUC（digital up-conversion）， PMF-FFT （partially matched filtering and fast Fourier transform） capture. By comparing 1PPS signal output to oscilloscope， the RMS of time synchronization error between master and slave is 18.6 ns.

Precision time protocol; AD9361; PMF-FFT; Time synchronization

1 引 言

時(shí)間同步是導(dǎo)航定位系統(tǒng)的關(guān)鍵研究領(lǐng)域之一，這就要求時(shí)間同步必須具備高精度、高可靠性等特點(diǎn)［1］.在常用的導(dǎo)航定位系統(tǒng)中，一般采用衛(wèi)星授時(shí)的方式來獲取統(tǒng)一的時(shí)間信息，從而糾正本地時(shí)鐘帶來的偏差.衛(wèi)星授時(shí)技術(shù)成熟，授時(shí)精度高［2］，但是衛(wèi)星復(fù)建與維護(hù)成本較高，且衛(wèi)星信號(hào)易被干擾與欺騙，在可靠性要求極高的環(huán)境如軍事、航空航天等領(lǐng)域存在安全隱患［3］.

針對以上問題，本文提出了一種基于精準(zhǔn)時(shí)間同步協(xié)議（Precision Time Protocol，PTP）的無線定時(shí)方法.PTP作為IEEE 1588標(biāo)準(zhǔn)下的一種時(shí)間同步協(xié)議，受網(wǎng)絡(luò)波動(dòng)影響，其定時(shí)精度一般在毫秒級［4-6］.文獻(xiàn)［7］采用PTP中的雙向時(shí)間同步技術(shù)在FPGA上進(jìn)行硬件實(shí)現(xiàn)，在有線電纜通信的情況下能達(dá)到40 ns的定時(shí)精度.然而有線時(shí)間同步的適用范圍較小，而在無線環(huán)境中，又存在諸如多普勒頻移、晶振頻偏及收發(fā)機(jī)相對運(yùn)動(dòng)等問題.前兩者影響通信系統(tǒng)的通信質(zhì)量，一般依靠偽碼捕獲的方法解決;后者制約著時(shí)間同步的精度，需要特定的算法去做補(bǔ)償［8］.在中低速目標(biāo)的移動(dòng)中，文獻(xiàn)［9］在理論上證明了相對運(yùn)動(dòng)速度為30 m/s的收發(fā)機(jī)對時(shí)間同步精度的影響不到1 ns，但是該文獻(xiàn)并未在實(shí)驗(yàn)平臺(tái)上進(jìn)行驗(yàn)證.本文針對多普勒頻移和晶振頻偏等問題，實(shí)現(xiàn)了一種基于部分匹配濾波器-快速傅里葉變換的快捕技術(shù)，并通過一種反饋機(jī)制將捕獲到的頻偏去調(diào)控本地中頻頻率，形成閉環(huán)使得捕獲的頻率更加精準(zhǔn).

本設(shè)計(jì)基于軟件無線電平臺(tái)進(jìn)行搭建，具有低成本、高便攜性等特點(diǎn)，可以應(yīng)用于無人機(jī)組網(wǎng)、單兵定位和車載定位等領(lǐng)域，能夠滿足設(shè)備之間的信息傳遞和時(shí)間同步等需求.

楊君豪， 等： 基于軟件無線電的雙向時(shí)間同步系統(tǒng)設(shè)計(jì)與實(shí)現(xiàn)

2 雙向時(shí)間同步原理及實(shí)現(xiàn)

PTP作為IEEE 1588標(biāo)準(zhǔn)下的一種精準(zhǔn)時(shí)間同步協(xié)議，它通過雙向時(shí)間同步技術(shù)，交換主從機(jī)之間包含時(shí)間戳信息的報(bào)文，從機(jī)可以計(jì)算出與主機(jī)的鏈路延遲和時(shí)間偏差，進(jìn)而調(diào)整本地時(shí)鐘與主機(jī)時(shí)鐘同步［10］.雙向時(shí)間同步原理如圖1所示.

圖1所示為一臺(tái)主機(jī)協(xié)助一臺(tái)從機(jī)進(jìn)行時(shí)間校準(zhǔn).首先主機(jī)發(fā)送一幀Sync同步報(bào)文，并記錄發(fā)送該報(bào)文的時(shí)間戳t1，隨后再發(fā)送一幀攜帶時(shí)間戳t1的FollowUp報(bào)文;從機(jī)這邊在接收到Sync報(bào)文后記錄接收時(shí)間t2接著接收FollowUp報(bào)文并解析出時(shí)間戳t1.隨后從機(jī)發(fā)送一次Delay_req延時(shí)請求報(bào)文，并記錄發(fā)出的時(shí)間t3.主機(jī)在接收到Delay_req報(bào)文后記錄時(shí)間戳t4，之后再將時(shí)間戳t4以Delay_resp延遲響應(yīng)報(bào)文發(fā)送出去.從機(jī)接收該報(bào)文并從中解析出t4時(shí)間戳信息.

在完成一次雙向?qū)r(shí)之后，從機(jī)獲得了t1，t2，t3和t4等4個(gè)時(shí)間戳，利用這4個(gè)時(shí)間戳可計(jì)算出主、從機(jī)之間的鏈路延時(shí)：

Delay主-從=t2-t1+offset（1）

Delay從-主=t4-t3-offset（2）

其中，Delay主-從為主機(jī)發(fā)送信號(hào)至從機(jī)接收到信號(hào)的傳播延時(shí);Delay從-主為從機(jī)發(fā)送信號(hào)至主機(jī)接收到信號(hào)的傳播延時(shí);offset為主從機(jī)之間的時(shí)鐘偏差.當(dāng)主從機(jī)之間信道對稱時(shí)，則有

Delay主-從=Delay從-主（3）

根據(jù)式（1） ～式（3），可以計(jì)算出主從機(jī)之間的時(shí)鐘偏差offset，如下式：

offset=［（t1-t2）+（t4-t3）］/2（4）

2.1 PTP報(bào)文處理模塊設(shè)計(jì)

為了實(shí)現(xiàn)主從機(jī)絕對的時(shí)間同步，需要設(shè)定一個(gè)參考時(shí)鐘，方便標(biāo)定主從機(jī)的時(shí)間戳.系統(tǒng)設(shè)定了一個(gè)1秒計(jì)數(shù)器循環(huán)計(jì)數(shù)作為參考時(shí)鐘，在Zedboard上電開機(jī)后便不斷循環(huán)計(jì)數(shù)，并在每1 s復(fù)位后輸出一個(gè)脈沖信號(hào)作為1 PPS信號(hào)，用于觀測主從機(jī)的時(shí)間偏差.圖2是根據(jù)雙向時(shí)間同步原理實(shí)現(xiàn)的主從機(jī)PTP報(bào)文處理模塊流程圖.在數(shù)據(jù)處理模塊中，設(shè)定最大處理時(shí)限為1 s，即如果主機(jī)發(fā)送Sync同步報(bào)文和FollowUp報(bào)文后至1 s結(jié)束仍未收到從機(jī)發(fā)來的Delay_req報(bào)文，則會(huì)在下一秒從新發(fā)送新的Sync同步報(bào)文和FollowUp報(bào)文.從機(jī)每完成一次對時(shí)后，將得到的offset存放至移位寄存數(shù)組中用于計(jì)算主從機(jī)偏差的均值.當(dāng)移位寄存數(shù)組存滿后，從機(jī)將計(jì)算offset均值并對從機(jī)時(shí)鐘進(jìn)行校準(zhǔn).

2.2 主從機(jī)時(shí)間同步仿真

前面已經(jīng)分析了主從機(jī)的PTP報(bào)文處理模塊運(yùn)行流程，接下來使用FPGA進(jìn)行模塊的實(shí)現(xiàn).根據(jù)上述原理和流程圖，使用Verilog編寫主從機(jī)的PTP報(bào)文處理模塊，輸入的CLK為30.72 MHz;為方便仿真觀察，設(shè)定的參考時(shí)鐘為1 s循環(huán)，未進(jìn)行均值處理，1 PPS信號(hào)持續(xù)1 ms;設(shè)定的路徑延遲為20 460個(gè)30.72 MHz時(shí)鐘.將設(shè)計(jì)好的主從機(jī)模塊打包好的IP核放入一個(gè)工程中進(jìn)行聯(lián)調(diào)，通過仿真驗(yàn)證內(nèi)部邏輯正確性，結(jié)果如圖3所示.

在完成上電準(zhǔn)備后，主從機(jī)開始進(jìn)行對時(shí)，并在仿真1 s初拉高1 PPS_1ms信號(hào).通過仿真得到的時(shí)間戳數(shù)值如圖3所示，t1=40 961，t2=82 201，t3=163 841，t4=246 001.

3 無線通信FPGA實(shí)現(xiàn)

主從機(jī)通過無線擴(kuò)頻通信的方式進(jìn)行數(shù)據(jù)交互，因此主從機(jī)基帶模塊的數(shù)據(jù)需要經(jīng)過擴(kuò)頻、數(shù)字上變頻和射頻混頻才能經(jīng)由天線發(fā)射，并在接收端進(jìn)行數(shù)字下變頻、偽碼捕獲以及載波頻偏估計(jì)與補(bǔ)償完成數(shù)據(jù)的恢復(fù).

3.1 數(shù)據(jù)擴(kuò)頻模塊

該模塊主要實(shí)現(xiàn)數(shù)據(jù)幀的形成、C/A碼的存取、直接序列擴(kuò)頻等，目的是將PTP報(bào)文處理好的時(shí)間戳組裝成發(fā)送幀，并進(jìn)行偽碼擴(kuò)頻.模塊結(jié)構(gòu)如圖4所示.

系統(tǒng)將擴(kuò)頻碼存入ROM，當(dāng)PTP報(bào)文處理模塊送入數(shù)據(jù)后便準(zhǔn)備讀取ROM中的擴(kuò)頻碼與數(shù)據(jù)幀進(jìn)行數(shù)據(jù)擴(kuò)頻.擴(kuò)頻碼長1024位，由C/A碼及其末尾補(bǔ)0碼組成，碼速率為3.072 Mbps;數(shù)據(jù)幀總長60位，數(shù)據(jù)速率為3 kbps，包括10位的導(dǎo)頻序列，7位的數(shù)據(jù)幀頭，37位的時(shí)間戳信息，6 bit的校驗(yàn)和信息.其中導(dǎo)頻序列為10位全1的符號(hào)，數(shù)據(jù)幀頭采用7 bit巴克碼，用于告知接收端有效數(shù)據(jù)的起始位置.整個(gè)模塊將速率為3 kbps的數(shù)據(jù)幀符號(hào)擴(kuò)展為速率3.072 MHz的擴(kuò)頻碼段，擴(kuò)展頻譜降低功率譜密度以提高數(shù)據(jù)傳輸?shù)目垢蓴_能力.

3.2 數(shù)字上變頻模塊

擴(kuò)頻模塊產(chǎn)生的信號(hào)為方波信號(hào)，不能直接用于空口發(fā)射，因此需要對擴(kuò)頻后的基帶數(shù)據(jù)進(jìn)行脈沖成型和插值濾波［11］.設(shè)計(jì)的指標(biāo)要求數(shù)據(jù)進(jìn)行10倍上采樣，即最終數(shù)據(jù)速率為30.72 Mbps;發(fā)射帶寬不小于6 MHz，數(shù)字中頻頻點(diǎn)為5 MHz.

圖5是采用了System Generator實(shí)現(xiàn)的數(shù)字上變頻模型.系統(tǒng)時(shí)鐘設(shè)定為30.72 MHz，整個(gè)設(shè)計(jì)由兩個(gè)部分組成：濾波器模塊和混頻器模塊.濾波器和混頻器的模型如圖6所示.濾波器由2級FIR濾波器實(shí)現(xiàn)，總共完成10倍插值.第一級為根升余弦濾波器（Root Raised Cosine，RRC），使用54階Chebyshev窗設(shè)計(jì)，截止頻率2.15 MHz，過采樣率15.72 MHz，成型因子為0.32，實(shí)現(xiàn)3.072 MHz到15.36 MHz的5倍插值;第二級為半帶濾波器（Half Band，HB），使用10階等波紋FIR濾波器設(shè)計(jì)，截至頻率2.15 MHz，過采樣率30.72 MHz，帶內(nèi)波紋系數(shù)0.01 dB，實(shí)現(xiàn)15.36 MHz到30.72 MHz的2倍插值.

AD9361作為一款零中頻射頻收發(fā)芯片，因此需要額外設(shè)計(jì)數(shù)字中頻模塊，實(shí)現(xiàn)基帶數(shù)據(jù)的數(shù)字上變頻，便于接收端捕獲模塊進(jìn)行中頻濾波.混頻器由Xilinx DDS IP核產(chǎn)生5 MHz正余弦信號(hào)，分別與濾波器模塊輸出的IQ信號(hào)進(jìn)行相乘，得到數(shù)字中頻信號(hào).

對數(shù)字上變頻模塊采用軟硬協(xié)同仿真，采用3.072 Mbps的隨機(jī)數(shù)輸入.經(jīng)過數(shù)字上變頻后的數(shù)據(jù)將得到如圖7的頻域仿真波形，該頻譜是雙邊譜.只看正頻率部分，輸出的數(shù)據(jù)碼速率為30.72 Mbps，頻譜寬度約為6 MHz，中頻頻點(diǎn)為5 MHz.

3.3 PMF-FFT捕獲模塊

由于接收端不清楚發(fā)送數(shù)據(jù)何時(shí)到達(dá)，且在發(fā)送過程中，存在多普勒頻移和收發(fā)晶振差異引起的頻率偏差，因此就需要對擴(kuò)頻數(shù)據(jù)在一定頻率和相位范圍內(nèi)進(jìn)行搜索和捕獲，并對其進(jìn)行頻偏補(bǔ)償.

傳統(tǒng)的捕獲方式如串行捕獲，耗時(shí)較久但消耗資源較少；并行頻率捕獲耗時(shí)較短但消耗資源量更大［12］.接收端采用了折中的PMF-FFT捕獲技術(shù)［13］，該技術(shù)在使用較低的資源的情況下能夠快速實(shí)現(xiàn)接收數(shù)據(jù)時(shí)頻二維的捕獲.PMF-FFT捕獲技術(shù)是由多個(gè)數(shù)字匹配濾波器作為基本單元組成的并行數(shù)字匹配濾波的捕獲方式，將長度為N的偽隨機(jī)碼，平均的分成K組，每組M=N/K個(gè)碼片組成一個(gè)PMF單元.它的結(jié)構(gòu)圖如圖8所示.

圖8 PMF-FFT捕獲結(jié)構(gòu)圖

Fig.8 Structure diagram of PMF-FFT capture

Zedboard上電后，會(huì)讀取ROM中的擴(kuò)頻碼存放到PMF單元中. AD9361將天線接收的信號(hào)下變頻到中頻后，然后需要對攜帶頻偏的數(shù)據(jù)數(shù)字中頻載波剝離.設(shè)定的DDS設(shè)置初始頻率與數(shù)字中頻一致，設(shè)置為5 MHz，相位位寬為29 bit，頻率調(diào)整精度為0.057 Hz;低通濾波器（Low-Pass Filter，LPF）截止頻率為5 MHz.首次剝離中頻的信號(hào)仍存有頻偏，將其并行送入PMF單元與單元中的本地碼片段進(jìn)行相關(guān)，將產(chǎn)生的K個(gè)相關(guān)累加值送入FFT模塊，最終經(jīng)過最大信號(hào)選擇器選擇峰值最大的點(diǎn)輸出，峰值超過閾值的點(diǎn)即為捕獲信號(hào)的頻偏值.同時(shí)將捕獲的頻偏值反饋回DDS調(diào)整本地頻率，調(diào)整后剝離中頻的信號(hào)會(huì)具有更低的頻偏值，PMF-FFT再對其進(jìn)行捕獲，會(huì)使得捕獲的頻偏更加精細(xì).系統(tǒng)在發(fā)送端做了10倍的上采樣，接收端的本地碼也要進(jìn)行十倍采樣.因此將N設(shè)置為10240位;K設(shè)置為1024，M設(shè)置為10.

根據(jù)文獻(xiàn)［12］提供的公式，帶入上述相關(guān)參數(shù)，在MATLAB仿真中得到PMF-FFT頻響特性如下.

如圖9所示，設(shè)計(jì)的PMF-FFT在理論上能夠容忍10 KHz以內(nèi)的頻率偏差，10 KHz以外的頻偏將導(dǎo)致接收機(jī)虛警概率提高.根據(jù)圖8所示結(jié)構(gòu)，使用Verilog編寫PMF-FFT模塊，在modelsim上進(jìn)行功能仿真.輸入時(shí)鐘為30.72 MHz，輸入的數(shù)據(jù)為碼速率30.72 Mbps，中頻頻點(diǎn)為5.005 MHz的發(fā)送端上變頻后的數(shù)據(jù)，引入了5 KHz頻偏值.仿真結(jié)果如圖10所示.

圖10中，由于DDS初始頻率為5 MHz，剝離中頻后會(huì)殘留5 KHz頻偏.PMF-FFT模塊對其進(jìn)行捕獲后，將捕獲的頻偏經(jīng)過調(diào)整后反饋DDS頻率控制字， DDS載波頻率將調(diào)整為接近5.005 MHz的頻率，經(jīng)過低通濾波器后即可完成粗頻偏的去除.

4 無線雙向定時(shí)系統(tǒng)搭建

設(shè)計(jì)的雙向無線定時(shí)系統(tǒng)結(jié)構(gòu)圖如圖11所示，Zedboard作為基帶信號(hào)處理器，其PS端用于AD9361的初始化和參數(shù)控制;PL端用于實(shí)現(xiàn)PTP報(bào)文收發(fā)處理、基帶信號(hào)擴(kuò)頻、數(shù)字上變頻、PMF-FFT捕獲;AD9361實(shí)現(xiàn)數(shù)字中頻到射頻信號(hào)的轉(zhuǎn)換，最終通過天線完成射頻信號(hào)的收發(fā).系統(tǒng)通過將10 MHz恒溫晶振（OXCO）倍頻到上GHz再分頻下來，可為基帶、DAC/ADC、射頻本振等模塊提供時(shí)鐘驅(qū)動(dòng).

修改ADI公司提供的NO-OS工程，在FPGA部分將設(shè)計(jì)好的PTP報(bào)文處理模塊、擴(kuò)頻模塊、數(shù)字上變頻模塊、PMF-FFT捕獲模塊打包成IP加入到NO-OS工程中，修改信號(hào)的收發(fā)路徑;在ARM部分修改程序完成對AD9361的配置：設(shè)置數(shù)字接口速率為30.72 MHz、設(shè)置DAC/ADC采樣率為122.88 MHz、設(shè)置發(fā)射本振（Local Oscillator，LO）的頻率為1575 MHz、接收本振為1500 MHz（主從機(jī)收發(fā)頻率相反）、調(diào)節(jié)AD9361的各級濾波器帶寬和波紋系數(shù).最后通過天線完成射頻信號(hào)的收發(fā).

5 系統(tǒng)測試

搭建好的無線雙向時(shí)間同步系統(tǒng)實(shí)物如圖12所示，主要由4部分組成：Zedboard+AD9361平臺(tái)組建的主機(jī)與從機(jī)、示波器與恒溫晶振.通過觀察主從機(jī)輸出的1 PPS信號(hào)上升沿偏差來檢驗(yàn)無線定時(shí)系統(tǒng)的時(shí)間同步性能，將1 PPS信號(hào)引腳引出連接到示波器的端口上，使用示波器標(biāo)定輸入信號(hào)上升沿的50%處，并記錄每次1 PPS信號(hào)變動(dòng)時(shí)兩個(gè)標(biāo)識(shí)間距變化.連續(xù)1500 s記錄的結(jié)果如圖13所示.

進(jìn)行1500 s的同步后，主從機(jī)最大時(shí)鐘偏差為 40.35 ns，時(shí)鐘偏差基本穩(wěn)定在±40 ns內(nèi).在圖13中，存在有許多點(diǎn)超過了±20 ns，是因?yàn)橄到y(tǒng)只采用了碼片級的時(shí)間同步校準(zhǔn)，只有在主從機(jī)之間誤差達(dá)到一個(gè)碼片長度時(shí)（1/30.72 MHz=32.6 ns）才能進(jìn)行計(jì)算偏差值.因此±40 ns為主從機(jī)的輸出的1 PPS觀測誤差而非校準(zhǔn)誤差.校準(zhǔn)誤差指的是當(dāng)從機(jī)進(jìn)行時(shí)鐘校準(zhǔn)后，主從機(jī)此時(shí)的時(shí)間同步誤差.當(dāng)主機(jī)進(jìn)行校準(zhǔn)時(shí)，校準(zhǔn)誤差會(huì)受到以下方面因素影響.

（1） 采樣誤差.由于接收端不知道信號(hào)何時(shí)到來，碼片的采樣點(diǎn)不能確定.

（2） 系統(tǒng)誤差.系統(tǒng)僅對時(shí)鐘頻率進(jìn)行校準(zhǔn)，因此在校準(zhǔn)后1 PPS信號(hào)仍受主從機(jī)晶振頻率偏差影響.

（3） 測量誤差.主從機(jī)的線纜長度差異以及電路布局布線延時(shí)未進(jìn)行校準(zhǔn)，會(huì)導(dǎo)致出現(xiàn)測量誤差.

為了檢驗(yàn)校準(zhǔn)誤差的精度，采用統(tǒng)計(jì)數(shù)據(jù)的均方根值體現(xiàn)時(shí)間同步校準(zhǔn)誤差的有效值，根據(jù)式（5）來求測量數(shù)據(jù)的均方根值，即offsetRMS=18.6 ns.此次實(shí)驗(yàn)中主從機(jī)時(shí)間同步精度有效值為18.6 ns.

offsetRMS=∑ni=0χ2i/n（5）

6 結(jié) 論

基于Zedboard+AD9361軟件無線電平臺(tái)設(shè)計(jì)實(shí)現(xiàn)了一套無線雙向時(shí)間同步系統(tǒng)，該設(shè)計(jì)時(shí)間同步均方根值優(yōu)于20 ns，具有高精度、低成本、高便攜性等特點(diǎn).該技術(shù)可應(yīng)用于無線自組網(wǎng)機(jī)載平臺(tái)，使無人機(jī)具備超精密時(shí)間同步能力和自主控制以及智能組網(wǎng)的能力，能夠有效保障并促進(jìn)智能態(tài)勢感知、智能決策、智能控制、智能組網(wǎng)和人機(jī)交互等關(guān)鍵核心技術(shù)的發(fā)展.本技術(shù)也可用于其他飛行器和空間設(shè)備、車載設(shè)備，并提高它們的時(shí)間同步能力和組網(wǎng)能力.

參考文獻(xiàn)：

［1］ Ge Y， Qin W J， Su K，? et al. A new approach to real-time precise point-positioning timing with International GNSS Service real-time service products ［J］. Meas Sci Technol， 2019， 30： 125104.

［2］ 吳肖伶， 張記會(huì)， 龔星衡， 等.一種基于邊緣計(jì)算的RTK定位方法［J］.四川大學(xué)學(xué)報(bào)：自然科學(xué)版，2021， 58： 50.

［3］ Koovi D V，? Durevi D . Spoofing in aviation： security threats on GPS and ADS-B systems ［J］. Mil Tech Courier，? 2021， 69： 461.

［4］ Teener M D J，? Garner G M. Overview and timing performance of IEEE 802.1 AS ［C］// Proceedings of the 2008 IEEE International Symposium on Precision Clock Synchronization for Measurement，? Control and Communication.? USA： IEEE，? 2008.

［5］ Mahmood A，? Exel R，? Sauter T. Delay and jitter characterization for software-based clock synchronization over WLAN using PTP ［J］. IEEE T Ind Inform，? 2014，? 10： 1198.

［6］ 陳蘇浩， 劉小洋， 謝春麗， 等. 具有外部干擾的耦合時(shí)滯神經(jīng)網(wǎng)絡(luò)固定時(shí)間二分同步［J］. 江蘇大學(xué)學(xué)報(bào)：自然科學(xué)版，? 2021，? 42： 702.

［7］ Yin H，? Fu P，? Qiao J，? et al. The implementation of IEEE 1588 clock synchronization protocol based on FPGA ［C］// Proceedings of the 2018 IEEE International Instrumentation and Measurement Technology Conference （I2MTC）.USA： IEEE， 2018.

［8］ 李輝. 移動(dòng)目標(biāo)微波雙向時(shí)間同步誤差分析［D］.北京： 中國科學(xué)院大學(xué)，? 2021.

［9］ 付永杰， 于蒙， 李迪.艦船運(yùn)動(dòng)對時(shí)間同步精度的影響［J］.艦船電子工程， 2016， 36： 72.

［10］ 吳先濤.基于IEEE1588精確時(shí)間同步的無線傳感器網(wǎng)［J］.現(xiàn)代傳輸，? 2020（2）： 8.

［11］ 楊勇， 夏文龍， 史曉荻， 等. 基于 AD9361 的智能屏蔽系統(tǒng)設(shè)計(jì)與實(shí)現(xiàn)［J］. 太赫茲科學(xué)與電子信息學(xué)報(bào)，? 2018，? 16： 625.

［12］ 柳春. 基于PMF-FFT的高動(dòng)態(tài)導(dǎo)航信號(hào)捕獲設(shè)計(jì)與實(shí)現(xiàn)［D］.成都： 電子科技大學(xué)， 2014.

［13］ Ruitao L，? Songlin L，? Gang L.Research and implementation of GPS pseudo-code fast acquisition based on matched filter and FFT ［C］// Proceedings of the 2018 IEEE CSAA Guidance，? Navigation and Control Conference （CGNCC）. Xiamen，? China： IEEE， 2018.