李 平,高 云,李 陽
(江蘇信息職業(yè)技術(shù)學(xué)院 物聯(lián)網(wǎng)工程學(xué)院,江蘇 無錫 214153)
“物聯(lián)網(wǎng)電子技術(shù)”是物聯(lián)網(wǎng)應(yīng)用技術(shù)專業(yè)的專業(yè)基礎(chǔ)課程[1],具有知識點(diǎn)繁多、實(shí)踐性較強(qiáng)等特點(diǎn)。課程的任務(wù)在于培養(yǎng)學(xué)生的思想創(chuàng)新能力,樹立理論聯(lián)系實(shí)際的工程觀點(diǎn)和提高學(xué)生分析問題和解決問題的能力[2],提高綜合素質(zhì)。課程共有3部分知識塊,分別是電路分析基礎(chǔ)、模擬電路技術(shù)、數(shù)字電路技術(shù)[3]。在分析模擬電路[4]時(shí)考慮其輸出信號與輸入信號在振幅大小、頻率等方面的變化關(guān)系;數(shù)字電路只考慮輸出和輸入的電平變化規(guī)律等。本文在研究分析數(shù)字電路的基礎(chǔ)上,教授學(xué)生設(shè)計(jì)組合邏輯電路,讓學(xué)生了解數(shù)字電路的優(yōu)點(diǎn),并能對數(shù)字電路進(jìn)行靈活分析和設(shè)計(jì)。
本文采用Multisim 14.0仿真軟件[5-8],Multisim 14.0是原理電路設(shè)計(jì)、電路功能測試的虛擬仿真軟件,軟件提供了物聯(lián)網(wǎng)電子技術(shù)的主要硬件設(shè)備,打破了時(shí)間和空間的壁壘,讓學(xué)生能夠隨時(shí)隨地在仿真平臺上進(jìn)行自主學(xué)習(xí)和開發(fā),進(jìn)一步增強(qiáng)學(xué)生的學(xué)習(xí)興趣和學(xué)習(xí)積極性。同時(shí),采用銳捷網(wǎng)絡(luò)云桌面虛擬系統(tǒng),在此系統(tǒng)里提前下載好Multisim 14.0仿真軟件。即使教師在備課過程中忘記攜帶筆記本電腦,也可以在其他電腦中登錄此系統(tǒng)并進(jìn)行電路教學(xué)設(shè)計(jì)。
本文以組合邏輯電路[9-10]中全加器電路為例,講解組合邏輯電路里互為逆過程的設(shè)計(jì)和分析,讓學(xué)生充分掌握、理解數(shù)字電路,并最終能夠獨(dú)立設(shè)計(jì)電路。
授課對象為物聯(lián)網(wǎng)應(yīng)用與技術(shù)專業(yè)2020級學(xué)生,前導(dǎo)課程有“高等數(shù)學(xué)”,后續(xù)課程有“物聯(lián)網(wǎng)節(jié)點(diǎn)開發(fā)”“物聯(lián)網(wǎng)規(guī)劃與組建”。這些學(xué)生對物聯(lián)網(wǎng)系統(tǒng)的關(guān)鍵技術(shù)已經(jīng)進(jìn)行了理論和實(shí)踐學(xué)習(xí),具有一定的程序設(shè)計(jì)思路和實(shí)際編程能力。
Multisim 14.0仿真軟件[11]是提供物聯(lián)網(wǎng)電子技術(shù)的主要底層硬件設(shè)備之一,打破了時(shí)間和空間的壁壘,不僅幫助學(xué)生在預(yù)習(xí)和復(fù)習(xí)階段節(jié)省了大量時(shí)間,還能夠讓學(xué)生隨時(shí)隨地在仿真平臺上進(jìn)行自主學(xué)習(xí)和開發(fā),提升了學(xué)習(xí)興趣。
在數(shù)字電路的組合邏輯電路學(xué)習(xí)過程中,通過采用以下設(shè)計(jì)方案,讓學(xué)生掌握組合邏輯電路的設(shè)計(jì)技巧。
設(shè)計(jì)一全加器電路:
(1)根據(jù)給定條件和最終實(shí)現(xiàn)的功能,首先對邏輯變量和邏輯函數(shù)進(jìn)行定義,用相應(yīng)字母表示,再用0和1各表示一種狀態(tài),由此找出邏輯變量和邏輯函數(shù)之間的關(guān)系。
(2)根據(jù)邏輯變量和邏輯函數(shù)之間的關(guān)系列出真值表,根據(jù)真值表寫出邏輯表達(dá)式。
(3)對邏輯函數(shù)進(jìn)行化簡處理。
(4)根據(jù)最簡邏輯表達(dá)式繪制相應(yīng)邏輯電路。
定義輸入、輸出邏輯變量,并將文字?jǐn)⑹龀橄鬄檫壿嬅枋?。根?jù)題意可知,該系統(tǒng)的輸入變量有3個,即A、B、C,分別用0、1來表示,輸出變量為F、G,其中G為進(jìn)位。
(1)根據(jù)邏輯功能要求列出真值表,見表1所列。
表1 全加器真值表
(2)由邏輯狀態(tài)寫出表達(dá)式,分別如下:
(3)化簡邏輯式:
F1卡諾圖化簡如圖1所示。
圖1 F1卡諾圖化簡
(4)由于在制作邏輯電路的過程中,一塊集成芯片往往有多個同類門電路,所以在構(gòu)成具體邏輯電路時(shí),通常只選用一種門電路,而且一般選用與非門較多。因此,全加器的邏輯函數(shù)可利用反演律,即:
(5)繪制全加器邏輯圖,如圖2所示。全加器電路的設(shè)計(jì)基本完成,教學(xué)目的在于讓學(xué)生掌握電路設(shè)計(jì)知識,擁有電路分析能力。全加器電路如圖3所示。
圖2 全加器邏輯圖
圖3 全加器電路
(1)對邏輯圖用逐級遞推法寫出F和G的邏輯函數(shù)表達(dá)式:
(2)用代數(shù)法化簡邏輯函數(shù):
(3)列出真值表。
(4)進(jìn)行邏輯功能分析,觀察真值表可得出電路的特點(diǎn),即全加器的含義。
教學(xué)過程中,根據(jù)學(xué)生的學(xué)習(xí)能力,分任務(wù)完成,以學(xué)生學(xué)習(xí)知識為重點(diǎn),通過向?qū)W生展示理論與實(shí)踐相結(jié)合的操作,完成組合邏輯電路的設(shè)計(jì)與仿真,真正解決實(shí)際邏輯問題。完成課堂知識講授,能夠讓學(xué)生更有效地掌握電工電子的知識與方法。
本課程的教學(xué)探索不僅在促進(jìn)學(xué)生知識理解、能力掌握、素養(yǎng)提升三方面成效明顯,也能通過仿真練習(xí)讓學(xué)生主動學(xué)習(xí)、主動實(shí)踐,很好地完成了“能仿、會變、可展示”的教學(xué)目標(biāo)。最終通過組合邏輯電路的設(shè)計(jì)學(xué)習(xí),增強(qiáng)了學(xué)生的自我學(xué)習(xí)意識,學(xué)生可通過動手操作提高自我調(diào)節(jié)能力。