鄧 鵬，王明乾

(國(guó)防科技大學(xué) 信息通信學(xué)院，湖北 武漢 430030)

我國(guó)一直致力于常導(dǎo)高速磁浮技術(shù)的國(guó)產(chǎn)化和技術(shù)創(chuàng)新研究.“十三五”規(guī)劃里提出將研制600 km/h的高速磁浮列車(chē).常導(dǎo)高速磁浮(EMS)采用長(zhǎng)定子軌道進(jìn)行同步牽引[1-2]，根據(jù)同步電機(jī)的原理，牽引系統(tǒng)需要準(zhǔn)確地知道列車(chē)在長(zhǎng)定子軌道上的位置才能對(duì)列車(chē)進(jìn)行準(zhǔn)確的牽引，磁浮列車(chē)的定位測(cè)速系統(tǒng)及其傳感器對(duì)此起著關(guān)鍵作用[3].

由于國(guó)內(nèi)尚未建成能以600 km/h運(yùn)行的磁浮列車(chē)實(shí)驗(yàn)線，對(duì)定位測(cè)速系統(tǒng)相對(duì)位置傳感器的工程化研究?jī)H停留在理論意義上，無(wú)法進(jìn)行600 km/h的實(shí)際驗(yàn)證.因此，研究一套能檢驗(yàn)相對(duì)位置傳感器在600 km/h下的實(shí)際工作能力，同時(shí)實(shí)現(xiàn)傳感器日常檢測(cè)的測(cè)試平臺(tái)，對(duì)及時(shí)發(fā)現(xiàn)傳感器故障、保障傳感器工作可靠性以及實(shí)現(xiàn)傳感器性能優(yōu)化具有重要意義.

1 相對(duì)位置傳感器工作原理

相對(duì)位置傳感器是列車(chē)上最重要的傳感器之一，它在列車(chē)低速運(yùn)行時(shí)為列車(chē)牽引系統(tǒng)提供精度達(dá)4 mm的位置信息，保障列車(chē)的正常牽引.當(dāng)列車(chē)高速運(yùn)行時(shí)，它為列車(chē)提供齒槽計(jì)數(shù)信息[4-5].如圖1所示為傳感器在列車(chē)上的位置示意圖，圖2所示為傳感器模型圖.在傳感器底部灌封著線圈板，傳感器殼體內(nèi)部裝有一塊模擬電路板和一塊數(shù)字電路板，傳感器采用485差分傳輸?shù)腟PI通信協(xié)議將信號(hào)輸出到定位測(cè)速信號(hào)處理機(jī)箱進(jìn)行處理[6].

圖1 磁浮列車(chē)相對(duì)位置傳感器示意圖

圖2 相對(duì)位置傳感器模型圖

傳感器內(nèi)部模擬電路板上由晶振產(chǎn)生高頻載波信號(hào)，通過(guò)功率放大后輸入到線圈板構(gòu)成的諧振電路，如圖3所示.由于長(zhǎng)定子是由硅鋼疊片制成，當(dāng)傳感器線圈在軌道上移動(dòng)時(shí)，線圈的等效電感會(huì)因軌道齒槽結(jié)構(gòu)發(fā)生改變，從而導(dǎo)致線圈板的諧振網(wǎng)絡(luò)偏離諧振點(diǎn)[7].

圖3 相對(duì)位置傳感器工作原理

諧振網(wǎng)絡(luò)偏離諧振點(diǎn)后，諧振輸出將變?yōu)橐粋€(gè)幅值隨線圈等效電感改變而改變的高頻電壓信號(hào).因此，經(jīng)諧振電路輸出的電壓信號(hào)載有電感改變的信息，也就是傳感器在齒槽上的位置信息，經(jīng)過(guò)檢波解調(diào)、放大、AD采樣等即可提取位置信息.每個(gè)傳感器線圈板有四個(gè)線圈，因此有四路諧振輸出，如圖4所示.

圖4 傳感器線圈板示意圖

線圈板中的l=86 mm，為軌道的一個(gè)齒槽周期.四個(gè)線圈分為兩組，線圈1、2和線圈3、4分別為一組，同一組線圈相距半個(gè)齒槽周期，將同一組線圈的檢波輸出信號(hào)進(jìn)行作差和放大就可以得到圖4中的正弦信號(hào).于是，傳感器在長(zhǎng)定子齒槽上的位置信息就轉(zhuǎn)化為了簡(jiǎn)單實(shí)用的正弦信號(hào)，經(jīng)定位測(cè)速系統(tǒng)機(jī)箱處理后得到位置和速度信息.

2 測(cè)試平臺(tái)設(shè)計(jì)

2.1 測(cè)試平臺(tái)組成

相對(duì)位置傳感器離線測(cè)試平臺(tái)主要由三大部分組成，分別是上位機(jī)人機(jī)交互軟件、控制箱以及測(cè)試臺(tái),如圖5所示.

圖5 相對(duì)位置傳感器離線測(cè)試平臺(tái)示意圖

測(cè)試臺(tái)上裝有與傳感器線圈對(duì)應(yīng)的副邊線圈，副邊線圈與控制箱硬件電路上的可編程電位計(jì)串聯(lián)，控制箱通過(guò)硬件程序控制作為電磁場(chǎng)負(fù)載的可編程電位計(jì)的電阻變化，從而改變相對(duì)位置傳感器線圈的等效負(fù)載.在一定規(guī)律的電阻變化下，傳感器等效負(fù)載的變化效果等同于傳感器在列車(chē)軌道上移動(dòng)時(shí)的變化效果，從而實(shí)現(xiàn)對(duì)傳感器的離線模擬測(cè)試.控制箱同時(shí)從傳感器通信接口實(shí)時(shí)地采集傳感器信號(hào)，信號(hào)處理后實(shí)時(shí)發(fā)送給上位機(jī)，上位機(jī)對(duì)接收到的傳感器信號(hào)進(jìn)行實(shí)時(shí)顯示、儲(chǔ)存和實(shí)驗(yàn)分析.

2.2 測(cè)試平臺(tái)等效負(fù)載檢測(cè)原理

文獻(xiàn)[3]提出了一種等效負(fù)載檢測(cè)方法，如圖6所示.

圖6 等效負(fù)載原理示意圖

圖中左側(cè)為傳感器在長(zhǎng)定子上的電路示意圖，右側(cè)為變負(fù)載法電路示意圖，其中，RL0為可變電位計(jì).列車(chē)在軌道上運(yùn)行時(shí)，列車(chē)上的傳感器輸出信號(hào)Ud是一個(gè)周期變化的類正弦信號(hào)，而采用等效負(fù)載方法時(shí)傳感器輸出信號(hào)解析解為

(1)

其中，

(2)

因此，可令輸出信號(hào)Uo為正弦信號(hào)來(lái)模擬傳感器在列車(chē)上運(yùn)行時(shí)的輸出信號(hào)，采用描點(diǎn)法即可得到RL0的變化規(guī)律，從而實(shí)現(xiàn)傳感器的離線模擬.

2.3 測(cè)試平臺(tái)硬件電路設(shè)計(jì)

根據(jù)設(shè)計(jì)需求，測(cè)試平臺(tái)硬件電路主要分為五部分：可編程電位計(jì)模塊、FPGA模塊、傳感器數(shù)據(jù)采集模塊、電源模塊、上位機(jī)串口通信模塊.所設(shè)計(jì)的電路結(jié)構(gòu)框圖見(jiàn)圖7.

圖7 測(cè)試平臺(tái)硬件電路結(jié)構(gòu)框圖

圖中，硬件電路實(shí)現(xiàn)的主要功能為控制可編程電位計(jì)改變電阻，與相對(duì)位置傳感器進(jìn)行通信并采集數(shù)據(jù)，與上位機(jī)通信，接收上位機(jī)指令并向上位機(jī)發(fā)送數(shù)據(jù).

2.3.1 電路邏輯控制

由于相對(duì)位置傳感器并行數(shù)據(jù)量大，并行控制的可編程電位計(jì)數(shù)量較多，因此具有并行控制優(yōu)點(diǎn)的FPGA成為測(cè)試平臺(tái)硬件主控芯片首選.根據(jù)對(duì)程序代碼量、引腳數(shù)量等資源的評(píng)估，選擇FPGA型號(hào)為altera的EP4CE1522I7，外圍采取串行FLASH配置芯片EPCS4SI8N對(duì)程序進(jìn)行存儲(chǔ)和上電自燒錄程序，晶振配置為24 MHz，同時(shí)配置電源指示燈和工作狀態(tài)指示燈，方便實(shí)驗(yàn)人員掌握測(cè)試平臺(tái)的工作狀態(tài).

電路中FPGA通過(guò)USB轉(zhuǎn)串口接收上位機(jī)下發(fā)的各種指令，根據(jù)指令自動(dòng)控制可編程電位計(jì)按照相應(yīng)的模態(tài)有規(guī)律地變化，同時(shí)采集傳感器數(shù)據(jù)，并將數(shù)據(jù)進(jìn)行一定的處理和轉(zhuǎn)換后實(shí)時(shí)發(fā)送至上位機(jī)軟件.經(jīng)查可編程電位計(jì)的接口主要為I2C和SPI協(xié)議，I2C通信速率最高為400 kHz，以I2C協(xié)議更改一個(gè)電位計(jì)寄存器的值需要29個(gè)時(shí)鐘周期，即為

400 kHz÷29≈13.793 1 kHz.

(3)

時(shí)速600 km/h的相對(duì)位置傳感器輸出電壓正弦波頻率為

600 km/h÷0.086 m≈1.938 kHz.

(4)

則一個(gè)正弦周期最多取樣點(diǎn)數(shù)為

13.793 1÷1.938≈7.

(5)

一個(gè)周期只能對(duì)負(fù)載改變7次會(huì)導(dǎo)致傳感器線圈等效負(fù)載變化平滑度太差，而SPI通信速率一般可達(dá)2 MHz，能大大提升一個(gè)周期對(duì)負(fù)載改變的次數(shù).但在實(shí)際選型過(guò)程中發(fā)現(xiàn)，擁有SPI通信接口的電位計(jì)其標(biāo)稱電阻都是10 kΩ以上的，經(jīng)理論計(jì)算電阻大于10 kΩ后傳感器線圈等效負(fù)載變化極小，低速下負(fù)載周期變化平滑度同樣很差.經(jīng)分析最終采用低于300 km/h的低速模擬用I2C電位計(jì)AD5252，高速模擬用SPI電位計(jì)AD5142的方案來(lái)實(shí)現(xiàn)，并利用基于模擬開(kāi)關(guān)芯片電路來(lái)進(jìn)行高速與低速之間的自動(dòng)切換.

2.3.2 數(shù)據(jù)傳輸

傳感器數(shù)據(jù)采集部分采用485差分雙絞線接口，利用SPI協(xié)議進(jìn)行數(shù)據(jù)的讀取.電路中采用光電耦合將傳感器上的電源與測(cè)試臺(tái)硬件電路的電源相隔離，保障各個(gè)傳感器之間的獨(dú)立性以及保護(hù)機(jī)箱的安全.類似的隔離電路也用在了FPGA和電位計(jì)芯片之間，采用Si8441和Si8440的數(shù)字隔離芯片實(shí)現(xiàn)隔離的同時(shí)還實(shí)現(xiàn)了FPGA的3.3 V數(shù)字電壓和電位計(jì)2.5 V數(shù)字電壓的通信.

經(jīng)計(jì)算，要保證兩個(gè)傳感器共4路AD信號(hào)能實(shí)時(shí)傳輸?shù)缴衔粰C(jī)軟件，數(shù)據(jù)的傳輸速率應(yīng)達(dá)到1.32 Mb/s，常用的USB轉(zhuǎn)串口芯片CH340G最高波特率可達(dá)2 MHz，滿足傳輸需求，且使用方便，無(wú)需轉(zhuǎn)接口，因此測(cè)試平臺(tái)選擇CH340G作為傳輸芯片.

2.3.3 電源模塊

考慮到傳感器數(shù)據(jù)采集部分需3.3 V電源供電，可編程電位計(jì)需±2.5 V隔離電源供電，測(cè)試臺(tái)采用3.3 V主電源和±2.5 V隔離電源的方式供電.隔離電源選取國(guó)內(nèi)金升陽(yáng)公司的WRA0505ZP芯片，其效率高達(dá)86%，隔離電壓1500 VDC，并且能實(shí)現(xiàn)短路保護(hù)和自恢復(fù)，能將+5 V電源隔離輸出為±5 V電壓.±2.5 V、3.3 V以及1.2 V電壓則由負(fù)輸出低壓差線性穩(wěn)壓器和低壓差線性調(diào)節(jié)器芯片來(lái)提供.

相對(duì)位置傳感器需要+24 V供電，為了避免額外增加電源線，在測(cè)試臺(tái)硬件電路上提供了+24 V電源直接為傳感器供電.為了輸出電源的使用方便，且綜合考慮功耗之后，選擇了一款220 V轉(zhuǎn)5 V/5 A和24 V/1.5 A雙輸出的電源集成模塊.

3 測(cè)試平臺(tái)的FPGA程序設(shè)計(jì)

FPGA程序采用Verilog HDL語(yǔ)言編寫(xiě)，主要分為5個(gè)模塊：低速電位計(jì)控制模塊、高速電位計(jì)控制模塊、UART串口通信模塊、傳感器SPI通信模塊以及鎖相環(huán)時(shí)鐘控制模塊.程序框圖如圖8所示.

圖8 FPGA硬件電路程序框圖

AD5252低速電位計(jì)共8個(gè)，每4個(gè)對(duì)應(yīng)一個(gè)傳感器.4個(gè)電位計(jì)的電阻改變依次相差四分之一個(gè)周期，分別對(duì)應(yīng)傳感器在列車(chē)運(yùn)行方向上的位置關(guān)系.根據(jù)模擬傳感器的不同運(yùn)行模式，每個(gè)電位計(jì)的變化幅值有所不同；根據(jù)模擬列車(chē)運(yùn)行速度的不同，電位計(jì)的變化周期有所不同.AD5142高速電位計(jì)和低速電位計(jì)控制的變化規(guī)律是相同的，在輸出端的模擬開(kāi)關(guān)由I2C協(xié)議單獨(dú)根據(jù)模擬列車(chē)運(yùn)行速度而自動(dòng)切換.

機(jī)箱采用SPI協(xié)議通過(guò)尋址方法主動(dòng)讀取傳感器上的信號(hào).接收到的信號(hào)通過(guò)寄存器的方式暫存起來(lái)以便發(fā)送給上位機(jī)電腦.

UART串口協(xié)議默認(rèn)狀態(tài)下以一定的周期不斷向上位機(jī)發(fā)送數(shù)據(jù)，發(fā)送的數(shù)據(jù)自定義兩字節(jié)的包頭以便上位機(jī)識(shí)別數(shù)據(jù)包.同時(shí)上位機(jī)將會(huì)向硬件電路發(fā)送改變運(yùn)行模式和模擬列車(chē)運(yùn)行速度的指令，根據(jù)自定義協(xié)議判斷出速度或模式后發(fā)送給電位計(jì)控制模塊改變控制規(guī)律.

鎖相環(huán)時(shí)鐘控制模塊為其他所有模塊提供所需要的精準(zhǔn)時(shí)鐘，保障通信的準(zhǔn)確性.

4 實(shí)驗(yàn)驗(yàn)證

將設(shè)計(jì)實(shí)現(xiàn)的測(cè)試平臺(tái)對(duì)兩個(gè)傳感器同時(shí)進(jìn)行測(cè)試，測(cè)試時(shí)參考傳感器在列車(chē)上實(shí)際工作時(shí)所采集到的數(shù)據(jù)，兩個(gè)傳感器模擬一前一后間隔一個(gè)軌道齒槽周期，測(cè)試到的數(shù)據(jù)發(fā)送到上位機(jī)軟件進(jìn)行實(shí)時(shí)顯示，結(jié)果如圖9所示.從圖中可以看出，采集到的傳感器信號(hào)呈現(xiàn)出基本的正弦特征，圖中的波形幅值大小不同是模擬的實(shí)際傳感器數(shù)據(jù)，實(shí)際傳感器由于相鄰線圈的激勵(lì)頻率不同，所以信號(hào)幅值會(huì)有差異.

圖9 測(cè)試平臺(tái)對(duì)傳感器測(cè)試結(jié)果

5 結(jié)語(yǔ)

基于FPGA對(duì)高速磁浮列車(chē)相對(duì)位置傳感器測(cè)試平臺(tái)硬件電路進(jìn)行了設(shè)計(jì)，電路的設(shè)計(jì)核心是對(duì)可編程電位計(jì)進(jìn)行控制實(shí)現(xiàn)傳感器的運(yùn)行模擬，事實(shí)上，由于列車(chē)運(yùn)行過(guò)程中有許多不可控因素，實(shí)際的傳感器信號(hào)并不規(guī)整，因此要完全模擬傳感器的工作是極其困難的.實(shí)驗(yàn)證明，所設(shè)計(jì)的測(cè)試平臺(tái)能很好地模擬一般情況下的傳感器運(yùn)行，后續(xù)還需要能進(jìn)一步模擬各種復(fù)雜工況下的傳感器運(yùn)行.