馬洋洋,陳 宏
(鄭州大學(xué)機(jī)械與動(dòng)力工程學(xué)院,河南鄭州 450001)
設(shè)備運(yùn)行過(guò)程中傳遞出的各種物理量信號(hào),如振動(dòng)、溫度、轉(zhuǎn)速、油液成分等能夠反映出設(shè)備的運(yùn)行狀態(tài)。通過(guò)對(duì)設(shè)備狀態(tài)信號(hào)的監(jiān)測(cè),能夠判斷出設(shè)備是在正常運(yùn)行還是處于故障狀態(tài)。針對(duì)不同類(lèi)型的設(shè)備,需要監(jiān)測(cè)不同的物理量信號(hào)指標(biāo),機(jī)械設(shè)備包含著許多旋轉(zhuǎn)部件,如電機(jī)、齒輪、軸承等是易發(fā)生故障的部分,對(duì)于這些旋轉(zhuǎn)部件,分析設(shè)備的振動(dòng)信號(hào)更為直接有效。對(duì)機(jī)械設(shè)備的故障監(jiān)測(cè)能夠及時(shí)發(fā)現(xiàn)設(shè)備的故障,避免損失進(jìn)一步擴(kuò)大,因此設(shè)計(jì)一套機(jī)械設(shè)備故障監(jiān)測(cè)系統(tǒng)至關(guān)重要。
文獻(xiàn)[1]采用以太網(wǎng)傳輸數(shù)據(jù),需要與電腦有線連接,配合電腦軟件LabVIEW完成數(shù)據(jù)采集。在實(shí)際應(yīng)用中布線繁瑣,使用不方便;文獻(xiàn)[2]使用三軸加速度計(jì)采集設(shè)備的振動(dòng)信號(hào),并通過(guò)LoRa網(wǎng)絡(luò)傳輸至服務(wù)器。LoRa傳輸數(shù)據(jù)時(shí)需要組網(wǎng)將數(shù)據(jù)發(fā)送到網(wǎng)關(guān),使用不方便。文獻(xiàn)[3]以高速模數(shù)轉(zhuǎn)換芯片AD9481和高速數(shù)據(jù)緩存芯片IDT72V263為核心,設(shè)計(jì)了小型化的高速數(shù)據(jù)采集電路模塊,但該方案只能將采集數(shù)據(jù)儲(chǔ)存到緩存芯片,緩存芯片集成在電路板上,讀取數(shù)據(jù)還需要添加外部設(shè)備,使用不方便。針對(duì)以上采集設(shè)備存在的不足,本文設(shè)計(jì)了符合機(jī)械設(shè)備故障監(jiān)測(cè)需求的振動(dòng)信號(hào)監(jiān)測(cè)系統(tǒng)。
系統(tǒng)整體結(jié)構(gòu)如圖1所示,系統(tǒng)整體基于FPGA+STM32架構(gòu)組成,F(xiàn)PGA具有內(nèi)部時(shí)延小、可并行處理數(shù)據(jù)以及可編程特性[4],可以使采集系統(tǒng)處理高速信號(hào),能夠滿足采樣時(shí)序控制需求[5],STM32芯片控制能力強(qiáng),兩者結(jié)合可以更好地處理采集數(shù)據(jù)。傳感器采用壓電型加速度傳感器,結(jié)合前端的模擬信號(hào)處理電路能夠?qū)鞲衅鞯哪M信號(hào)轉(zhuǎn)換為數(shù)字信號(hào),最后使用NB-IoT模塊將數(shù)據(jù)上傳到云端。如果網(wǎng)絡(luò)通信故障無(wú)法上傳數(shù)據(jù),則將數(shù)據(jù)保存到本地SD卡中。
圖1 系統(tǒng)整體框圖
該監(jiān)測(cè)系統(tǒng)可安裝在被監(jiān)測(cè)設(shè)備旁邊,通過(guò)采集設(shè)備的振動(dòng)信號(hào)可以診斷設(shè)備的運(yùn)行狀態(tài)。監(jiān)測(cè)系統(tǒng)的安裝和數(shù)據(jù)傳輸途徑如圖2所示,監(jiān)測(cè)設(shè)備將設(shè)備的監(jiān)測(cè)數(shù)據(jù)通過(guò)NB-IoT通信技術(shù)傳輸?shù)礁浇\(yùn)營(yíng)商基站,基站將數(shù)據(jù)傳輸?shù)皆贫藬?shù)據(jù)庫(kù),然后移動(dòng)端從云端獲取采集數(shù)據(jù)。NB-IoT通信采用SIM7020C模組,NB-IoT是一種低功耗廣域網(wǎng)技術(shù),具有覆蓋范圍廣、海量連接、低功耗的優(yōu)點(diǎn)[6-7]。
圖2 數(shù)據(jù)傳輸途徑
傳感器采用601A11壓電加速度傳感器,該傳感器輸出為模擬電壓信號(hào),正常使用時(shí)需要恒流源供電。在無(wú)外部信號(hào)輸入時(shí),傳感器輸出8~12 V范圍內(nèi)的恒定電壓,當(dāng)有加速度作用于傳感器時(shí),傳感器輸出在靜態(tài)工作電壓基礎(chǔ)上加載±5 V的動(dòng)態(tài)電壓??梢酝ㄟ^(guò)對(duì)動(dòng)態(tài)電壓的讀取獲得加速度數(shù)值。
整個(gè)系統(tǒng)由外部總電源供電,內(nèi)部設(shè)計(jì)有各種電源轉(zhuǎn)換模塊,整體的電源結(jié)構(gòu)如圖3所示。整個(gè)系統(tǒng)外部供電為24 V、1 A的電源適配器供電。24 V總電源由TPS5430芯片生成±12 V恒壓源,由LM334芯片生成恒流源。±12 V電壓經(jīng)過(guò)LM7805和LM7905生成±5 V電壓。±5 V電壓再分別經(jīng)過(guò)ASM1117-3.3、ASM1117-2.5和ASM1117-1.2芯片生成3.3 V、2.5 V和1.2 V電壓。
圖3 電源結(jié)構(gòu)
恒流源為傳感器提供工作電源,根據(jù)LM334具體配置計(jì)算得恒流源電流為2.7 mA,符合傳感器工作電流要求?!?2 V電壓源為模數(shù)轉(zhuǎn)換器和部分集成運(yùn)算放大器提供工作電源?!? V電壓源為模數(shù)轉(zhuǎn)換器、集成運(yùn)算放大器和濾波芯片提供工作電源。FPGA芯片正常工作需要3.3 V、2.5 V、和1.8 V電源供電,STM32單片機(jī)正常工作需要3.3 V電源供電。
傳感器輸出電壓信號(hào)為加載在偏置電壓上的交流電壓信號(hào),在后續(xù)處理中只需要其中的交流電壓信號(hào),因此需要過(guò)濾掉其中的直流電壓信號(hào),濾波器選擇一階高通有源濾波器。
由采樣定理可知,采樣頻率要大于采集信號(hào)中最高頻率的2倍。如果不滿足采樣定理,采集的信號(hào)就會(huì)發(fā)生信號(hào)混疊。為保證采集信號(hào)的準(zhǔn)確性,需要將大于1/2采樣頻率模擬信號(hào)成分過(guò)濾掉。濾波芯片采用低通濾波芯片LTC1563,LTC1563可用外部電阻配置濾波芯片的截止頻率,根據(jù)電路具體配置計(jì)算截止頻率約為213 kHz。
A/D轉(zhuǎn)換芯片采用具有16位輸出精度的逐次逼近型模數(shù)轉(zhuǎn)換器AD7610。本系統(tǒng)設(shè)計(jì)時(shí)采用±5 V電壓輸入,16位并行數(shù)字輸出模式。圖4為AD7610并行讀取數(shù)據(jù)的時(shí)序圖。從CNVST引腳電平下降沿開(kāi)始,數(shù)據(jù)開(kāi)始轉(zhuǎn)換,經(jīng)過(guò)t10時(shí)間后新數(shù)據(jù)轉(zhuǎn)換完成,并行數(shù)據(jù)輸出接口輸出新數(shù)據(jù)。
圖4 并行數(shù)據(jù)讀取時(shí)序
FPGA采用EP4CE10F17C8芯片。FPGA具有低延遲、可并行化的特性,可實(shí)現(xiàn)FPGA緩存數(shù)據(jù)和對(duì)時(shí)域指標(biāo)的實(shí)時(shí)計(jì)算。
FPGA的主要內(nèi)部結(jié)構(gòu)如圖5所示,F(xiàn)PGA芯片實(shí)現(xiàn)的主要功能有數(shù)據(jù)緩存、時(shí)域指標(biāo)計(jì)算和為模數(shù)轉(zhuǎn)換器提供采樣時(shí)鐘。由單片機(jī)發(fā)送的控制信號(hào)控制PLL分頻所輸出的采樣時(shí)鐘,采樣時(shí)鐘為模數(shù)轉(zhuǎn)換器提供時(shí)鐘基準(zhǔn),控制采樣頻率。時(shí)域特征實(shí)時(shí)計(jì)算模塊對(duì)采集數(shù)據(jù)進(jìn)行計(jì)算,并將監(jiān)測(cè)指標(biāo)發(fā)送給單片機(jī),如果計(jì)算值超過(guò)設(shè)定閾值將發(fā)送命令到數(shù)據(jù)緩存模塊。收到命令后,F(xiàn)PGA的數(shù)據(jù)緩存模塊將模數(shù)轉(zhuǎn)換器輸出的16 bit并行數(shù)字?jǐn)?shù)據(jù)臨時(shí)存儲(chǔ),等待單片機(jī)讀取數(shù)據(jù)。
圖5 FPGA內(nèi)部結(jié)構(gòu)
數(shù)據(jù)緩存模塊結(jié)構(gòu)如圖6所示,模數(shù)轉(zhuǎn)換器輸出數(shù)字信號(hào)連接到FPGA芯片,使用FIFO緩存器將采集數(shù)據(jù)臨時(shí)保存。收到采集信號(hào)時(shí)通過(guò)寫(xiě)控制模塊將采集數(shù)據(jù)寫(xiě)入FIFO緩存器,緩存2 048個(gè)采樣點(diǎn),采集完成輸出存滿信號(hào),等待讀取。收到讀取信號(hào)時(shí),通過(guò)FIFO讀控制模塊將FIFO中數(shù)據(jù)讀出,并通過(guò)SPI接口傳給單片機(jī),SPI傳輸協(xié)議有主機(jī)和從機(jī)之分,這里將FPGA配置成從機(jī),便于單片機(jī)采集控制。
圖6 數(shù)據(jù)緩存模塊結(jié)構(gòu)
實(shí)時(shí)處理模塊是通過(guò)對(duì)采集信號(hào)的時(shí)域特征計(jì)算,對(duì)機(jī)械設(shè)備的狀態(tài)進(jìn)行初步診斷,具體計(jì)算的指標(biāo)為信號(hào)的峭度指標(biāo)、裕度指標(biāo)和脈沖指標(biāo),在設(shè)備故障初期這些指標(biāo)往往有增大的趨勢(shì)。具體計(jì)算見(jiàn)式(1)~式(3):
(1)
(2)
(3)
時(shí)域特征實(shí)時(shí)計(jì)算模塊的結(jié)構(gòu)如圖7所示,F(xiàn)PGA接收到模數(shù)轉(zhuǎn)換器緩存的數(shù)據(jù),將2 048個(gè)采樣點(diǎn)保存到RAM模塊中。然后進(jìn)入根據(jù)峭度指標(biāo)、裕度指標(biāo)和脈沖指標(biāo)公式設(shè)計(jì)的數(shù)字計(jì)算電路,將計(jì)算結(jié)果與設(shè)置的閾值指標(biāo)相比較,若大于設(shè)置閾值指標(biāo)則發(fā)出控制信號(hào)到數(shù)據(jù)緩存模塊。
圖7 時(shí)域特征實(shí)時(shí)計(jì)算模塊結(jié)構(gòu)
單片機(jī)采用的是Cortex-M3內(nèi)核的STM32F103ZET6芯片,該芯片基于ARM Cortex-M3內(nèi)核,具有低功耗、控制能力強(qiáng)和豐富的外設(shè)資源等優(yōu)點(diǎn)[8-9]。
單片機(jī)和FPGA芯片通過(guò)SPI接口通信,其連接如圖8所示。SPI通信有主機(jī)和從機(jī)之分,將FPGA設(shè)置為從機(jī),將STM32設(shè)置為主機(jī)讀取數(shù)據(jù)。CS為片選信號(hào),通信前主機(jī)需要將此引腳拉低,當(dāng)CS拉低時(shí)說(shuō)明從機(jī)被選中。SCK為SPI通信的時(shí)鐘信號(hào),為信號(hào)傳輸提供時(shí)鐘參考。MISO為數(shù)據(jù)傳輸引腳,對(duì)于主機(jī)是信號(hào)輸入引腳,對(duì)于從機(jī)為信號(hào)輸出引腳。MOSI也是數(shù)據(jù)傳輸引腳,對(duì)于主機(jī)是信號(hào)輸出引腳,對(duì)于從機(jī)為信號(hào)輸入引腳。
圖8 SPI接口連接
單片機(jī)的內(nèi)部程序流程如圖9所示,單片機(jī)上電,開(kāi)始初始化配置各接口的模式和參數(shù)。通過(guò)FPGA芯片發(fā)送的信號(hào)判斷數(shù)據(jù)是否緩存完成,若有緩存完成標(biāo)志則讀取數(shù)據(jù),若無(wú)緩存完成標(biāo)志,判斷是否達(dá)到定時(shí)采集時(shí)間,若達(dá)到定時(shí)時(shí)間則向FPGA發(fā)送采集信號(hào),若未達(dá)到定時(shí)時(shí)間則進(jìn)行下一次循環(huán)。獲得FPGA緩存的數(shù)據(jù)之后,將數(shù)據(jù)進(jìn)行處理,由16 bit數(shù)據(jù)轉(zhuǎn)換成加速度數(shù)據(jù)。接下來(lái)判斷NB-IoT的通信是否正常,若通信正常則將數(shù)據(jù)通過(guò)NB-IoT模塊發(fā)送到云端,若通信發(fā)生故障,則將數(shù)據(jù)保存到SD卡。
圖9 單片機(jī)程序流程圖
使用Modelsim軟件對(duì)FPGA的時(shí)域處理模塊進(jìn)行仿真驗(yàn)證,取0~65 535范圍內(nèi)的數(shù)據(jù)模擬A/D轉(zhuǎn)換后的16 bit數(shù)字?jǐn)?shù)據(jù)輸入,驗(yàn)證結(jié)果如圖10所示。data為輸入數(shù)據(jù),峭度指標(biāo)kurtosis、脈沖指標(biāo)impulse和裕度指標(biāo)margin為輸出信號(hào),數(shù)據(jù)輸出正常說(shuō)明該數(shù)字系統(tǒng)工作正常。
圖10 Modelsim仿真結(jié)果
測(cè)試FPGA與STM32F103的通信是否正常,使用SignalTap II在線邏輯分析儀對(duì)FPGA的SPI接口波形進(jìn)行采樣,采樣波形如圖11所示。由圖11可知,輸入信號(hào)引腳的波形與數(shù)據(jù)接收寄存器rdata數(shù)據(jù)一致,輸出信號(hào)引腳的波形與數(shù)據(jù)發(fā)送寄存器tdata數(shù)據(jù)一致,說(shuō)明FPGA和單片機(jī)的SPI接口通信正常。
圖11 SignalTap II采樣波形
用單片機(jī)控制NB-IoT物聯(lián)網(wǎng)模塊將采集數(shù)據(jù)發(fā)送到云端,以O(shè)NENET為云端接收平臺(tái)。上傳的數(shù)據(jù)有采集的加速度數(shù)據(jù)acc和監(jiān)測(cè)設(shè)備的狀態(tài)信息state,如圖12所示。
圖12 上傳數(shù)據(jù)類(lèi)型
每個(gè)數(shù)據(jù)可以展開(kāi)顯示具體數(shù)值,圖13為采集的加速度數(shù)據(jù)。可以查看歷史發(fā)送數(shù)據(jù),也可以將數(shù)據(jù)以Excel文件格式導(dǎo)出,對(duì)數(shù)據(jù)進(jìn)行進(jìn)一步的分析。
圖13 上傳的加速度數(shù)據(jù)
本文設(shè)計(jì)了一種機(jī)械設(shè)備狀態(tài)監(jiān)測(cè)系統(tǒng),該系統(tǒng)對(duì)采集的機(jī)械設(shè)備振動(dòng)信號(hào)進(jìn)行實(shí)時(shí)處理,當(dāng)時(shí)域特征指標(biāo)超出閾值時(shí),將采集數(shù)據(jù)傳輸?shù)皆贫?。即?shí)現(xiàn)了對(duì)機(jī)械設(shè)備的實(shí)時(shí)監(jiān)測(cè),又減少了數(shù)據(jù)上傳量。而且該系統(tǒng)具有安裝方便、適用范圍廣、可擴(kuò)展能力強(qiáng)等優(yōu)點(diǎn)。