黃 敏，付傳寶

(1.中國(guó)電子科技集團(tuán)公司第三十四研究所，廣西 桂林 541004；2.中國(guó)船舶重工集團(tuán)750試驗(yàn)場(chǎng)，云南 昆明 650051)

0 引言

近十年來，為了了獲取連續(xù)、系統(tǒng)、高分辨率水聲信號(hào)，一般采用多個(gè)(少的幾十個(gè)，多的上百個(gè))低成本、低功耗、多功能的傳感器布置在特定區(qū)域構(gòu)成一個(gè)大范圍多節(jié)點(diǎn)的水聲信號(hào)采集網(wǎng)絡(luò)[1]，在水下對(duì)微弱信號(hào)進(jìn)行采集后利用光纖傳輸容量大、質(zhì)量輕、保密性好等特點(diǎn)實(shí)現(xiàn)采集信號(hào)的上傳。各個(gè)節(jié)點(diǎn)協(xié)同完成信號(hào)采集、傳輸，實(shí)時(shí)獲取區(qū)域全方位、立體、長(zhǎng)時(shí)間的信號(hào)信息，為相關(guān)水下實(shí)驗(yàn)或環(huán)境監(jiān)測(cè)提供數(shù)據(jù)支撐。本文針對(duì)該應(yīng)用環(huán)境，采用多通道ADS8568采樣、FPGA信號(hào)處理搭建一個(gè)水下信號(hào)采集傳輸系統(tǒng)，實(shí)現(xiàn)了區(qū)域內(nèi)水聲信號(hào)的高可靠性、低功耗的實(shí)時(shí)采集、傳輸。

1 采集傳輸系統(tǒng)設(shè)計(jì)

系統(tǒng)組成方式如圖1所示。

圖1 系統(tǒng)組成方式

在水下信號(hào)采集部分，多路水下信號(hào)輸入到信號(hào)處理單元，實(shí)現(xiàn)水聲信號(hào)的AD采集、采集后AD信號(hào)的預(yù)處理、多路并行數(shù)字信號(hào)數(shù)據(jù)復(fù)用、編碼、電/光轉(zhuǎn)換，將模擬信號(hào)、狀態(tài)監(jiān)控信號(hào)轉(zhuǎn)換成高速串行光信號(hào)，采用一芯光纖傳輸?shù)桨渡现笓]監(jiān)控室；水下信號(hào)處理單元同時(shí)通過光/電轉(zhuǎn)換、CDR(時(shí)鐘恢復(fù))、解碼、數(shù)據(jù)解復(fù)用從光信號(hào)中解析出控制信號(hào)等輸出給末端設(shè)備。

在岸上指揮監(jiān)測(cè)部分，信號(hào)處理單元通過光/電轉(zhuǎn)換、CDR(時(shí)鐘恢復(fù))、解碼、數(shù)據(jù)解復(fù)用實(shí)現(xiàn)高速光信號(hào)到電信號(hào)的轉(zhuǎn)換，從高速串行光信號(hào)中解析出并行數(shù)字信號(hào)、水下信號(hào)采集部分的狀態(tài)監(jiān)測(cè)信號(hào)，解析出來的并行數(shù)字信號(hào)按照系統(tǒng)約定的格式以并行數(shù)字接口、網(wǎng)絡(luò)數(shù)據(jù)包或者經(jīng)DA還原成模擬信號(hào)輸出；狀態(tài)監(jiān)測(cè)信號(hào)與岸上部分的狀態(tài)監(jiān)測(cè)信號(hào)一起打包成以太網(wǎng)/異步數(shù)據(jù)(RS232/RS422)格式，通過以太網(wǎng)/異步數(shù)據(jù)接口輸出；岸上指揮監(jiān)測(cè)同時(shí)將用戶控制室輸入的控制信號(hào)經(jīng)數(shù)據(jù)復(fù)用、編碼、電/光轉(zhuǎn)換將電信號(hào)轉(zhuǎn)換成光信號(hào)通過一芯光纖傳輸?shù)剿滦盘?hào)采集部分。

狀態(tài)監(jiān)測(cè)單元完成兩部分的工作狀態(tài)的實(shí)時(shí)監(jiān)測(cè)(光狀態(tài)、電源狀態(tài)、鏈路連接狀態(tài)等)，并將所有監(jiān)測(cè)數(shù)據(jù)打包上傳給岸上、輸出給用戶。供電單元為系統(tǒng)兩部分電路提供穩(wěn)定、低噪聲的工作電源。

2 各功能單元設(shè)計(jì)

2.1 信號(hào)處理單元設(shè)計(jì)

岸上指揮監(jiān)控部分和水下信號(hào)采集部分均包含有信號(hào)處理單元，各自功能框圖如圖2，圖3所示，兩部分信號(hào)處理單元都包含有數(shù)據(jù)復(fù)用、數(shù)據(jù)解復(fù)用、編碼、解碼、CDR、光電/電光轉(zhuǎn)換模塊，不同之處主要有：1) 水下信號(hào)處理單元增加了一個(gè)實(shí)現(xiàn)信號(hào)采集的AD模塊；2) 岸上指揮監(jiān)控部分包含一個(gè)將數(shù)字信號(hào)還原成模擬信號(hào)的DA模塊；3) 狀態(tài)監(jiān)控信號(hào)輸出方式不同，水下部分狀態(tài)監(jiān)控信號(hào)通過復(fù)用上傳到岸上部分，與岸上的狀態(tài)監(jiān)控信息一起打包輸出給用戶。

圖2 岸上信號(hào)處理單元

圖3 水下信號(hào)處理單元

各部分主要實(shí)現(xiàn)的功能如下：

輸入接口匹配/輸出接口驅(qū)動(dòng)：將用戶輸入RS232/422電平轉(zhuǎn)換成LVTTL接口、將LVTTL電平轉(zhuǎn)換成后端用戶所需的RS232/422，實(shí)現(xiàn)用戶接口電平與設(shè)備內(nèi)部FPGA的IO引腳之間的匹配、驅(qū)動(dòng)。

數(shù)據(jù)復(fù)用/數(shù)據(jù)解復(fù)用：實(shí)現(xiàn)信號(hào)的復(fù)接與還原，數(shù)據(jù)復(fù)用將多通道AD采樣的低速并行信號(hào)、用戶輸入的控制信號(hào)按時(shí)分復(fù)用的方式轉(zhuǎn)換成一路高速串行信號(hào)，然后送到數(shù)字發(fā)射光模塊，變成光信號(hào)通過光纖傳輸。數(shù)據(jù)解復(fù)用采用CDR還原出來的時(shí)鐘作為工作時(shí)鐘，從光纖傳送過來的高速串行信號(hào)中解析出并行信號(hào)，實(shí)現(xiàn)信號(hào)的還原。

編碼/解碼：為了提升系統(tǒng)的可靠性，保證傳輸?shù)臄?shù)據(jù)在接收端能正確復(fù)原，需要將轉(zhuǎn)換后的高速串行信號(hào)采用8B/10B方式進(jìn)行編碼，使得發(fā)送的“0”、“1”數(shù)量保持基本一致，連續(xù)的“1”或“0”不超過5位，即每5個(gè)連續(xù)的“1”或“0”后必須插入一位“0”或“1”，從而保證信號(hào)DC平衡，也就是說，在鏈路超時(shí)的情況下不致發(fā)生DC失調(diào)。同時(shí)利用一些特殊的代碼(如K碼)，可以幫助接收端進(jìn)行還原的工作，并且可以在早期發(fā)現(xiàn)數(shù)據(jù)位的傳輸錯(cuò)誤，抑制錯(cuò)誤繼續(xù)發(fā)生；在接收端則需要對(duì)信號(hào)解碼，按照編碼規(guī)則從擾碼數(shù)據(jù)中還原出原始的高速串行信號(hào)，進(jìn)入下一步的解復(fù)用環(huán)節(jié)。

CDR：即時(shí)鐘恢復(fù)，從接收到的數(shù)據(jù)信號(hào)中恢復(fù)出時(shí)鐘信號(hào)，以及使用恢復(fù)出來的時(shí)鐘對(duì)數(shù)據(jù)進(jìn)行重定時(shí)[2]，為后續(xù)數(shù)據(jù)處理提供與數(shù)據(jù)同步的時(shí)鐘信號(hào)。

光/電、電/光轉(zhuǎn)換模塊：主要完成光信號(hào)-電信號(hào)之間的轉(zhuǎn)換，使信號(hào)通過光纖進(jìn)行傳輸。

2.2 電源模塊設(shè)計(jì)

系統(tǒng)采集的水聲信號(hào)頻率范圍為20 Hz～80 kHz，幅度一般很小，經(jīng)前級(jí)放大后輸入到水下采集板的幅度一般為mV級(jí)，因此在系統(tǒng)設(shè)計(jì)時(shí)需要將系統(tǒng)本身引入的干擾盡量降低。系統(tǒng)本身引入的干擾主要為電源干擾，水下系統(tǒng)供電電源一般為24 V或者更高的直流電源，為了得到內(nèi)部所需要的各種供電電源需要進(jìn)行二級(jí)轉(zhuǎn)換，直流電源轉(zhuǎn)換成系統(tǒng)內(nèi)部所需的各種電源的方式有兩種：一是采用LDO；二是采用DC/DC。

LDO(線性穩(wěn)壓器)的成本低，噪音低，靜態(tài)電流小，需要的外接元件也很少，一般只需要一兩個(gè)旁路電容，目前LDO線性穩(wěn)壓器基本都可以做到輸出噪聲30 μV，PSRR為60 dB，靜態(tài)電流6 μA；但LDO最大的劣勢(shì)在于其輸入電流等于輸出電流，當(dāng)輸入與輸出壓差過大時(shí)會(huì)大大增加系統(tǒng)的功耗，另外由于增加的功耗都體現(xiàn)為L(zhǎng)DO器件的熱耗，造成該器件局部過熱降低系統(tǒng)可靠性。DC/DC為采用開關(guān)方式實(shí)現(xiàn)直流到直流電源轉(zhuǎn)換方式，優(yōu)點(diǎn)是效率高、輸出電流大、靜態(tài)電流?。蝗秉c(diǎn)是采用脈沖開關(guān)方式開關(guān)頻率對(duì)信號(hào)有干擾以及噪音較大。考慮到水下信號(hào)采集系統(tǒng)要求設(shè)備功耗盡量小，但設(shè)備信號(hào)頻率在80 kHz以內(nèi)，使用DC/DC時(shí)可以將其開關(guān)頻率設(shè)計(jì)為大于300 kHz，避開信號(hào)頻段，后端使用濾波器可以將開關(guān)頻率對(duì)信號(hào)帶來的干擾去除，因此在設(shè)計(jì)中選用DC/DC模塊實(shí)現(xiàn)電源轉(zhuǎn)換。

2.3 監(jiān)控模塊設(shè)計(jì)

監(jiān)控模塊主要為提升系統(tǒng)可靠性及實(shí)用性而設(shè)計(jì)，采用FPGA/ARM在設(shè)備內(nèi)部對(duì)設(shè)備核心單元(光鏈路狀態(tài)、信號(hào)狀態(tài)、電源狀態(tài))的工作狀態(tài)進(jìn)行實(shí)時(shí)采集，水下端采集的狀態(tài)與數(shù)據(jù)一起通過光纖傳輸?shù)桨渡隙?，在岸上端與岸上的狀態(tài)信息一起打包成以太網(wǎng)/串口數(shù)據(jù)，后端用戶通過該接口及協(xié)議，可以直接獲取設(shè)備的工作狀態(tài)信息，實(shí)時(shí)了解設(shè)備各個(gè)核心部件工作狀態(tài)，為相關(guān)決策提供數(shù)據(jù)支撐。

3 系統(tǒng)核心功能部分分析

由于設(shè)備水下信號(hào)采集部分放置于水下，基于設(shè)備遠(yuǎn)距離供電及維修難度方面考慮，在設(shè)計(jì)中設(shè)備功耗、體積要求盡量小、可靠性越高越好。系統(tǒng)核心部分為信號(hào)處理部分和水下AD部分，這兩部分的選擇設(shè)計(jì)決定了系統(tǒng)的功耗、體積及可靠性指標(biāo)。

信號(hào)處理單元功能主要是數(shù)據(jù)復(fù)用/解復(fù)用、編碼/解碼、CDR。設(shè)計(jì)時(shí)可以選用如下兩種方式實(shí)現(xiàn)：一是各個(gè)功能單元均采用獨(dú)立硬件方式實(shí)現(xiàn)，該方式設(shè)備硬件設(shè)計(jì)復(fù)雜度增加、功耗較大；二是采用現(xiàn)場(chǎng)可編程門陣列(FPGA)實(shí)現(xiàn)，F(xiàn)PGA內(nèi)部邏輯資源豐富，集成時(shí)鐘管理模塊、存儲(chǔ)管理模塊及高速串行收發(fā)器，通過軟件設(shè)計(jì)可以簡(jiǎn)潔方便的實(shí)現(xiàn)信號(hào)復(fù)用/解復(fù)用、編解碼、CDR等所需信號(hào)處理功能，同時(shí)由于其核心電壓1.2 V，與硬件方式的3.3 V相比功耗較低。從硬件設(shè)計(jì)復(fù)雜度、功耗方面考慮選用FPGA軟件方式實(shí)現(xiàn)信號(hào)處理單元功能。在FPGA選型時(shí)基于滿足軟件設(shè)計(jì)要求的情況下選用XILINX的中端低功耗器件SPARTAN-6系列的XC6LX45T。該款FPGA內(nèi)部有43 k邏輯單元，最大296用戶IO端口，4個(gè)GTP通道通過內(nèi)部IP核實(shí)現(xiàn)4通道最大3.2 Gbps的高速串行收發(fā)器，內(nèi)部資源滿足系統(tǒng)軟件設(shè)計(jì)資源需求，同時(shí)在采用雙向單通道GTP情況下，器件功耗約1 W[3]。

模擬信號(hào)模數(shù)轉(zhuǎn)換一般采用單/雙通道A/D實(shí)現(xiàn)。系統(tǒng)需要采集/監(jiān)測(cè)目標(biāo)區(qū)域全方位的水聲信號(hào)信息，外部自帶的模擬水聲信號(hào)探測(cè)/采集器較多，一般為少則幾十，多則上百；使用該方式需要用到幾十片甚至上百片AD，系統(tǒng)硬件設(shè)計(jì)復(fù)雜，同時(shí)容易引起的各個(gè)采樣電路之間的相互干擾。綜合考慮系統(tǒng)中水聲信號(hào)的頻率特性及系統(tǒng)要求，為了降低系統(tǒng)復(fù)雜度，選用多通道串行A/D轉(zhuǎn)換器ADS8568進(jìn)行數(shù)采集，該A/D內(nèi)部包含8個(gè)同步16位ADC，在外部基準(zhǔn)電壓3V時(shí)通過軟件設(shè)計(jì)支持最大±12 V的模擬輸入，最大采用速率為400 kSPS，信噪比91.5 dB,諧波失真-94 dB，器件最大功耗389 mW，待機(jī)功耗32 mW。器件在串行工作模式下時(shí)序邏輯如圖4所示。

圖4 4ADS8568串行工作模式時(shí)序邏輯圖[4]

4 實(shí)際應(yīng)用及結(jié)論

實(shí)際應(yīng)用中在水下信號(hào)采集端使用8片ADS8568完成64路模擬水聲信號(hào)的采集及傳輸，在接收端還原的信號(hào)精度最小為1 mV，信噪比≥82 dB,失真度≤-80 dB，水下信號(hào)采集部分功耗小于8 W。通過采用多通道ADS8568完成監(jiān)測(cè)地點(diǎn)/試驗(yàn)場(chǎng)所全方位模擬水聲信號(hào)的AD采樣，利用FPGA內(nèi)部資源實(shí)現(xiàn)數(shù)據(jù)復(fù)用/解復(fù)用、編解碼、CDR等信號(hào)處理過程，將采樣的信號(hào)通過光纖上傳，為后端用戶的信號(hào)處理分析提供了高精度、實(shí)時(shí)、可靠的數(shù)據(jù)支撐；同時(shí)由于采用了多通道AD及FPGA,簡(jiǎn)化了系統(tǒng)硬件復(fù)雜度、降低了設(shè)備功耗、提升了設(shè)備工作穩(wěn)定性與可靠性。