孫宇偉 苗世亮 王 琰 徐巧童 黃凱

（北京精密機(jī)電控制設(shè)備研究所航天伺服驅(qū)動(dòng)與傳動(dòng)技術(shù)實(shí)驗(yàn)室,北京 100076）

20世紀(jì)美國的電氣協(xié)會(huì)制定了MIL-STD-1553B數(shù)字總線標(biāo)準(zhǔn)，該總線具有雙向傳輸、高可靠性及實(shí)時(shí)傳輸?shù)奶攸c(diǎn)，廣泛應(yīng)用于航海、航空以及車載領(lǐng)域。但隨著科技不斷進(jìn)步，目前的伺服控制驅(qū)動(dòng)單元采用MIL-STD-1553B通信協(xié)議，在與上位機(jī)或者控制單元的交互過程中只能傳輸有限的信息量，而且進(jìn)行更高數(shù)據(jù)量交互時(shí)總線的負(fù)載率提高，導(dǎo)致通信可靠性下降，同時(shí)伺服響應(yīng)實(shí)時(shí)性變差。隨著超大功率機(jī)電伺服技術(shù)的發(fā)展，機(jī)電伺服單元的通道數(shù)、復(fù)雜性越來越高，產(chǎn)生對(duì)數(shù)據(jù)量越來越大；大功率機(jī)電伺服情況下對(duì)伺服系統(tǒng)的重量、通信可靠性也提出了更嚴(yán)格的要求。本文設(shè)計(jì)了一種基于DSP和FPGA的高速光纖總線通信伺服控制技術(shù)，可有效實(shí)現(xiàn)伺服驅(qū)動(dòng)單元與控制單元兩者在信息交互時(shí)傳輸速率快、可靠性高的設(shè)想。

1 電路方案設(shè)計(jì)

基于DSP和FPGA的高速光纖總線通信伺服控制技術(shù)，其中整個(gè)電路設(shè)計(jì)中包括以下幾個(gè)部分：基于內(nèi)部總線的收發(fā)單元、內(nèi)部信號(hào)調(diào)理電路、二次電源變換電路、位移信號(hào)的采集電路和高速光纖總線模塊電路。總線收發(fā)單元前端接DSP的EPWM模塊，將EPWM模塊所需的電平為3.3 V，帶死區(qū)互補(bǔ)對(duì)稱PWM控制率轉(zhuǎn)換為電平為5 V的PWM信號(hào)，輸出端連接伺服驅(qū)動(dòng)器的IGBT/MOS管驅(qū)動(dòng)芯片，實(shí)現(xiàn)功率模塊的驅(qū)動(dòng)。

本文是選用TI公司的現(xiàn)場可編程邏輯門陣列SMQ7K325芯片，研發(fā)了一種基于中央處理器（DSP）與現(xiàn)場可編程邏輯門陣列（FPGA）的Glink高速光纖總線伺服控制驅(qū)動(dòng)單元，總線通信速率由1 Mbps提高至2.65 Gbps，可滿足伺服單元與控制單元更大數(shù)據(jù)量交互與實(shí)時(shí)性的要求。同時(shí)高速光纖總線與傳統(tǒng)的MIL-STD-1553B方式相比，通信介質(zhì)由電纜變?yōu)楣饫w，減輕了電纜重量；傳輸信號(hào)由電信號(hào)變?yōu)楣庑盘?hào)，在大功率機(jī)電伺服系統(tǒng)中避免了電磁干擾的影響，提高了通信可靠性。

1.1 DSP及外圍電路

本文設(shè)計(jì)的高速伺服控制驅(qū)動(dòng)單元由DSP單元、FPGA單元、高速光纖協(xié)議處理單元、二次電源變換單元、信號(hào)處理單元等組成。如圖1所示，中央處理器（CPU）DSP為TI公司的新一代28335芯片，DSP芯片作為信號(hào)處理單元，包括了與FPGA芯片之間的通信，用來換算其采集特性；在中央處理器DSP 28335芯片的上方為二次電源變換電路，由2塊電源模塊4644芯片組成，為整個(gè)系統(tǒng)電路供電；在CPU的右邊為FPGA芯片，用于高速信號(hào)的傳輸與處理，構(gòu)成了中央處理器的橋梁；在FPGA的右邊為光電轉(zhuǎn)換連接器，用于與外界系統(tǒng)進(jìn)行通信。

圖1 DSP芯片通信結(jié)構(gòu)圖

整個(gè)控制器芯片DSP內(nèi)部由主芯片TMS320F28335及其外部單元組成。其中，TMS320F28335內(nèi)部由信號(hào)處理單元、EPWM模塊、采集模塊、SPI模塊、JTAG模塊、Reset模塊、PLL模塊、I/O模塊、3V3/1V9模塊子單元組成。其中，EPWM子單元模塊作用于芯片根據(jù)內(nèi)部設(shè)計(jì)的控制算法的PWM信號(hào)，該產(chǎn)生PWM信號(hào)輸出端可以由接總線收發(fā)器的芯片進(jìn)行傳輸。AD子單元模塊輸入端可以接收模擬量信號(hào)，將模擬量轉(zhuǎn)化為數(shù)字量，用于計(jì)算整個(gè)系統(tǒng)內(nèi)產(chǎn)生的實(shí)時(shí)模擬量信號(hào)。SPI子單元模塊用于外部高速串口信號(hào)處理電路實(shí)現(xiàn)通信。JTAG模塊外接JTAG電路，實(shí)現(xiàn)程序下載與在線調(diào)試。Reset子單元模塊外接復(fù)位電路芯片，實(shí)現(xiàn)DSP內(nèi)部的程序復(fù)位。DSP芯片上的PLL子單元模塊外接有源晶振，用來實(shí)現(xiàn)DSP芯片的時(shí)鐘輸入信號(hào)。DSP芯片上的3V3/1V9子單元輸入端接二次開關(guān)電源單元3V3、1V9的輸入，實(shí)現(xiàn)為DSP芯片的內(nèi)部供電。DSP芯片內(nèi)部的信號(hào)處理單元包括高速總線收發(fā)單元、信號(hào)調(diào)理電路、位移信號(hào)調(diào)理電路，總線收發(fā)單元前端接DSP的EPWM模塊。二次供電電源輸入如圖2所示，二次電源供電芯片為LTM4644，芯片為四路電壓輸出芯片，經(jīng)過外圍電路設(shè)計(jì)后，輸出3.3V、1.9V、1.2V、1.8V電壓，為DSP和其他外圍電路供電。

圖2 供電芯片示意圖

1.2 FPGA及外圍電路

FPGA單元由TI公司的FPGA芯片SMQ7K325及其外圍電路組成。其中SMQ7K325也是由I/O模塊、閃存（FLASH）模塊、下載口（JTAG）模塊、時(shí)鐘（CLK）模塊、接口（INT/RUN）模塊、容器網(wǎng)絡(luò)接口（CNI）模塊、高速串行接口（SPI）模塊、高速光纖總線單元以及供電電源等子單元組成。其中XINTF_G模塊用于實(shí)現(xiàn)與DSP 28335單元的I/O模塊進(jìn)行接口通信，以實(shí)現(xiàn)伺服數(shù)據(jù)以及伺服狀態(tài)信息在DSP芯片與FPGA芯片之間的數(shù)據(jù)高速交互。FPGA芯片單元上的FLASH模塊子單元外接FLASH配置芯片的電路，用于實(shí)現(xiàn)FPGA芯片SMQ7K325的程序、數(shù)據(jù)掉電存儲(chǔ)與上電加載。內(nèi)部的JTAG子單元外接JTAG下載仿真器，用于實(shí)現(xiàn)FPGA芯片內(nèi)程序的下載與調(diào)試。FPGA芯片的CLK子單元外接有源晶振芯片輸入，作為FPGA芯片的時(shí)鐘輸入。CNI模塊外接FPGA芯片的高速光纖總線單元的CNI接口，實(shí)現(xiàn)兩者的數(shù)據(jù)通信，完成伺服數(shù)據(jù)與伺服狀態(tài)信息在FPGA單元與高速光纖總線單元的數(shù)據(jù)交互。高速SPI子單元模塊外接高速光纖總線單元的高速SPI接口，用于完成FPGA對(duì)光纖總線接口的配置。INT/RUN模塊外接光纖總線接口的INT/RUN接口，分別用于接收光纖總線單元的正常工作、中斷信號(hào)。

1.3 高速光纖總線實(shí)現(xiàn)

高速光纖總線協(xié)議處理單元由FPGA SMQ7K325芯片內(nèi)部的總線模塊區(qū)域所組成。FPGA芯片內(nèi)部的高速光纖總線單元由高速SPI子單元模塊、CNI子單模塊、INT/RUN子單元模塊、CHA高速串行信號(hào)模塊、CHB高速串行信號(hào)模塊以及供電的電源子單元模塊組成。FPGA SMQ7K325芯片內(nèi)的高速光纖總線單元用于實(shí)現(xiàn)收發(fā)CHA高速串行信號(hào)、CHB高速串行信號(hào)與DSP芯片內(nèi)CNI協(xié)議信號(hào)的相互之間轉(zhuǎn)換，完成伺服單元與伺服狀態(tài)信息在高速光纖與內(nèi)部ONU模塊之間的信息傳輸。CNI子單元模塊用于提供外部接口，外接FPGA芯片單元CNI子模塊，完成伺服單元與伺服狀態(tài)信息在FPGA芯片內(nèi)的閃存信息模塊、I/O模塊傳來的信息與FPGA芯片自身內(nèi)部的高速光纖總線單元之間的信息傳輸。高速SPI子單元模塊用于接收FPGA單元SPI模塊發(fā)出的芯片配置信息。FPGA芯片的INT/RUN子單元模塊將上行的DSP發(fā)出的TFC1553的運(yùn)行狀態(tài)信息、中斷信息輸出至FPGA的INT/RUN接口模塊，實(shí)現(xiàn)與外部產(chǎn)品的高速通信。FPGA芯片內(nèi)的電源單元用于接收二次變換電源單元提供的1V、1V35、2V5、3V3F輸入，實(shí)現(xiàn)芯片的供電。如圖3所示。

圖3 信息交互流程圖

要實(shí)現(xiàn)與外部的高速連接，則需要將內(nèi)部芯片產(chǎn)生的電信號(hào)轉(zhuǎn)化為光信號(hào)進(jìn)行外部通信。因此，外部連接器內(nèi)集成了光電轉(zhuǎn)換電路，該電路由FPGA芯片上的電源進(jìn)行供電，這樣可以使整個(gè)系統(tǒng)實(shí)現(xiàn)高速差分電信號(hào)與光信號(hào)之間的互相轉(zhuǎn)換。如圖4所示。

圖4 FPGA芯片通信結(jié)構(gòu)圖

2 軟件實(shí)施設(shè)計(jì)

整個(gè)高速光纖通信流程如圖5所示，控制指令由光信號(hào)通過高速光電轉(zhuǎn)換插頭轉(zhuǎn)變?yōu)殡娦盘?hào)，然后通過內(nèi)部的FPGA芯片上的高速通信引腳進(jìn)行信息交互，當(dāng)控制器內(nèi)部成功接收到信息并進(jìn)行解析后，會(huì)通過高速光纖插頭給控制系統(tǒng)發(fā)送接收成功信息，并通過解析控制指令進(jìn)行相應(yīng)的執(zhí)行動(dòng)作；DSP芯片的內(nèi)部程序自檢完成后，F(xiàn)PGA SMQ7K325芯片內(nèi)的高速光纖總線單元用于與DSP芯片內(nèi)的CNI協(xié)議信號(hào)的相互之間轉(zhuǎn)換，完成伺服單元與伺服狀態(tài)信息在光纖單元與內(nèi)部ONU模塊之間的信息傳輸；FPGA芯片內(nèi)的INT/RUN子單元模塊將上行的DSP發(fā)出的TFC1553的運(yùn)行狀態(tài)信息、中斷信息輸出至FPGA的INT/RUN接口模塊，實(shí)現(xiàn)與外部產(chǎn)品的高速通信。如果控制信息未接收成功，回傳給控制系統(tǒng)接收失敗信息，并等待下一條消息。

圖5 通信流程圖

3 結(jié)論

本文設(shè)計(jì)給出的基于DSP和FPGA芯片的高速光纖總線通信控制技術(shù)，選用TI公司的SMQ7K325，研發(fā)了一種基于中央處理器（DSP）與現(xiàn)場可編程邏輯門陣列（FPGA）的高速光纖總線伺服控制驅(qū)動(dòng)單元。其邏輯實(shí)現(xiàn)簡單，傳輸速率快并且可擴(kuò)展性強(qiáng)；相比于傳統(tǒng)的1553B通信，總線通信速率由1 Mbps提高至2.65 Gbps，不僅滿足了伺服單元與控制單元更大數(shù)據(jù)量交互與實(shí)時(shí)性的要求，同時(shí)新型高速光纖總線與傳統(tǒng)的1553B方式相比，通信介質(zhì)由電纜變?yōu)楣饫w，減輕了電纜重量；傳輸信號(hào)由電信號(hào)變?yōu)楣庑盘?hào)，避免了電磁干擾的影響，提高了通信可靠性。