王 格，李盤虎，蔡 猛，王希冀，王春燕

（上海無線電設(shè)備研究所，上海 201109）

0 引言

鑒于合成孔徑雷達(dá)（Synthetic Aperture Radar，SAR）出色的全天時(shí)、全天候成像能力，其在精確制導(dǎo)領(lǐng)域已經(jīng)獲得了越來越廣泛的應(yīng)用。數(shù)據(jù)量大、運(yùn)算復(fù)雜、實(shí)時(shí)性能要求高等是機(jī)載SAR 成像的顯著特點(diǎn)，但是受雷達(dá)空間限制，雷達(dá)上無法裝載大規(guī)模的信號(hào)處理設(shè)備，對(duì)機(jī)載SAR 成像的應(yīng)用造成一定困難。為解決該應(yīng)用難題，在FPGA+DSP 成像處理架構(gòu)中通常用高性能DSP 器件負(fù)責(zé)成像算法的實(shí)現(xiàn)。但是隨著機(jī)載SAR 技術(shù)要求的逐漸提高，傳統(tǒng)單核DSP 或者單片多核DSP 已經(jīng)越來越難以滿足工程應(yīng)用的需求。多核DSP是新一代八核高性能浮點(diǎn)數(shù)字信號(hào)處理芯片，其超高的運(yùn)算能力、豐富的高速接口和存儲(chǔ)空間，為機(jī)載SAR 的工程實(shí)現(xiàn)提供了便利。本文介紹了一種通過兩片多核DSP 并行、每片DSP 八核并行方式的機(jī)載SAR 距離徙動(dòng)校正工程實(shí)現(xiàn)方法。

1 多DSP 的并行與傳輸

由于多核DSP 具備高效的浮點(diǎn)計(jì)算能力、八核的并行架構(gòu)及豐富的外設(shè)接口，因此廣泛應(yīng)用于SAR 成像領(lǐng)域。

1.1 并行與同步

片的并行：兩片多核DSP標(biāo)記為DSP0和DSP1，DSP0 作為主DSP，DSP1 作為從DSP；主DSP 在兼具數(shù)據(jù)處理任務(wù)的同時(shí)，額外承擔(dān)與主控DSP 和FPGA 的通信任務(wù)，具體有與主控DSP 通信負(fù)責(zé)接收成像參數(shù)，與FPGA 通信負(fù)責(zé)接收成像原始回波。

核的并行：八核并行處理架構(gòu)為主從式，即核0 作為主核，負(fù)責(zé)任務(wù)分配以及與外部設(shè)備的通信與數(shù)據(jù)交互。核0 通過SRIO 接口與外部設(shè)備建立連接。核1～核7 作為從核，平等地位且相互之間不會(huì)產(chǎn)生直接的通信和數(shù)據(jù)交互。

核間同步：基于信號(hào)量模塊實(shí)現(xiàn)多核同步，使用2 個(gè)同步函數(shù)，即同步函數(shù)A、B，2 個(gè)同步函數(shù)分別占用8 個(gè)硬件信號(hào)量。通過控制硬件信號(hào)量的占用和釋放實(shí)現(xiàn)多核同步，2 個(gè)同步函數(shù)交替使用。硬件信號(hào)量實(shí)現(xiàn)核間同步的具體流程如圖1 所示。

圖1 核間同步實(shí)現(xiàn)流程Fig.1 Flow chart of inter-core synchronization implementation

1.2 數(shù)據(jù)接收與傳輸

主DSP 接收主控DSP 的成像參數(shù)，接收FPGA發(fā)送的成像原始回波數(shù)據(jù)，均采用中斷觸發(fā)方式進(jìn)行，系統(tǒng)中FPGA 將中頻采樣、預(yù)處理后的基帶數(shù)據(jù)發(fā)送到一固定存儲(chǔ)區(qū)，同時(shí)向主DSP（DSP0）發(fā)送門鈴，主DSP（DSP0）響應(yīng)中斷進(jìn)行數(shù)據(jù)接收和提取。主從DSP 內(nèi)部的數(shù)據(jù)傳輸通過EDMA 進(jìn)行。

1.3 DSP 的片間數(shù)據(jù)通信

由于采用兩片多核DSP 并行處理，所以不可避免在兩片DSP 間進(jìn)行數(shù)據(jù)交換，涉及兩片DSP 間的數(shù)據(jù)交互通過高速串口實(shí)現(xiàn)。高速串口是面向嵌入式系統(tǒng)開發(fā)提出的高可靠、高性能、基于包交換的高速互聯(lián)技術(shù)，高速串口的傳輸速度為1 Gbit/s。

2 實(shí)現(xiàn)方法

圖2 算法流程Fig.2 Flow chart of the algorithm

首先進(jìn)行距離向脈沖壓縮和慣導(dǎo)補(bǔ)償，由于是在距離向處理，可以將原始數(shù)據(jù)在方位向分為2塊并分別交由2 個(gè)DSP 處理，每個(gè)DSP 處理的數(shù)據(jù)又可以平均分給八核處理。DSP0 和DSP1 的數(shù)據(jù)分配及核間數(shù)據(jù)分配如圖3 所示，其中為脈沖數(shù)。

圖3 片間及核間數(shù)據(jù)分配Fig.3 Distribution of inter-chip and inter-core data

2.1 距離向脈沖壓縮與慣導(dǎo)補(bǔ)償

距離脈壓與慣導(dǎo)補(bǔ)償流程如下：1）在程序初始化時(shí)進(jìn)行距離向加窗并生成距離匹配濾波系數(shù)；2）根據(jù)慣導(dǎo)信息計(jì)算由三維速度、三維加速度引起的距離走動(dòng)量；3）將各自對(duì)應(yīng)的數(shù)據(jù)沿距離向做快速傅里葉變換（Fast Fourier Transform，F(xiàn)FT），變換到距離頻域；4）將各自FFT 變換后的結(jié)果與匹配濾波系數(shù)和距離走動(dòng)量頻域相乘；5）對(duì)各自點(diǎn)乘后的數(shù)據(jù)做快速傅里葉逆變換（Inverse Fast Fourier Transform，IFFT），變換到距離時(shí)域。參考式如下：

式中：為距離脈壓和慣導(dǎo)補(bǔ)償校正后的雷達(dá)回波；為雷達(dá)距離向回波向量；為與發(fā)射信號(hào)調(diào)頻率相同的線性調(diào)頻信號(hào)；(，)為由三維速度和加速度引起的距離走動(dòng)量。

同時(shí)為了降低后續(xù)計(jì)算量，對(duì)處理后的數(shù)據(jù)只截取存在目標(biāo)回波的有效部分。

2.2 多普勒中心估計(jì)與補(bǔ)償

多普勒中心估計(jì)與補(bǔ)償?shù)牧鞒倘缦拢?）計(jì)算各自對(duì)應(yīng)的能量最大的距離門位置；2）將得到的2 個(gè)距離門位置求和并取均值作為各自最終能量最大值的距離門；3）以2）中的位置為中心使用相關(guān)法得到各自的多普勒中心估計(jì)值；4）用多普勒估計(jì)值構(gòu)建相位函數(shù)用以補(bǔ)償慣導(dǎo)信息不準(zhǔn)確引起的誤差。具體公式如下：

式中：為多普勒中心校正后的雷達(dá)回波；為與多普勒中心估計(jì)值；為方位慢時(shí)間。

2.3 DSP 實(shí)現(xiàn)過程中的數(shù)據(jù)流

DSP0 接收到FPGA 發(fā)來的原始回波數(shù)據(jù)，然后將一半的數(shù)據(jù)通過高速串口發(fā)送至DSP1，DSP0和DSP1 分別并行處理一半數(shù)據(jù)，每片DSP 內(nèi)部數(shù)據(jù)是平均分發(fā)八核進(jìn)行處理，具體數(shù)據(jù)流如圖4 所示。其中為方位向點(diǎn)數(shù)，為距離向點(diǎn)數(shù)。

圖4 DSP 實(shí)現(xiàn)過程中的數(shù)據(jù)流Fig.4 Data flow in the DSP implementation process

2.4 DSP 優(yōu)化處理

機(jī)載SAR 成像工程實(shí)現(xiàn)過程中，優(yōu)化處理是極為重要的一個(gè)步驟，優(yōu)化處理可以最大限度地提升實(shí)時(shí)性。特別是機(jī)載平臺(tái)的存儲(chǔ)空間和資源十分有限，因此機(jī)載成像的優(yōu)化處理就顯得舉足輕重。在實(shí)現(xiàn)過程中，主要采用了以下2 種優(yōu)化方法：

1）以涉及距離徙動(dòng)校正為例，就運(yùn)用到傅里葉變換、傅里葉逆變換、復(fù)數(shù)向量點(diǎn)乘、復(fù)數(shù)向量求絕對(duì)值、復(fù)數(shù)向量求指數(shù)，以及復(fù)數(shù)向量求共軛等很多基礎(chǔ)但又利用率很高的功能模塊，其優(yōu)化需求的優(yōu)先程度很高，完全可以將這些子功能寫成獨(dú)立的子函數(shù)以供調(diào)用。

2）以自相關(guān)法估計(jì)多普勒中心的處理過程為例，在Matlab 算法進(jìn)行算法仿真時(shí)通過調(diào)用共軛指令很容易實(shí)現(xiàn)，但在DSP 則不然，由于涉及的數(shù)據(jù)是沿距離向存儲(chǔ)還是沿方位向存儲(chǔ)的問題，在多普勒中心估計(jì)前需要進(jìn)行轉(zhuǎn)置操作，將造成額外的物理開銷。在具體實(shí)現(xiàn)中，需避開數(shù)據(jù)轉(zhuǎn)置和跳地址取數(shù)，直接取相鄰兩列數(shù)據(jù)距離向相乘，大幅縮短了處理時(shí)間，同時(shí)得到與算法設(shè)計(jì)一樣的處理結(jié)果。

3 仿真試驗(yàn)及結(jié)果分析

通過上述2 種優(yōu)化方法的處理，在機(jī)載SAR 應(yīng)用的情況下，已經(jīng)基本可以補(bǔ)償?shù)舸蟛糠志嚯x徙動(dòng)量，并將信號(hào)能量壓縮到一個(gè)距離門內(nèi)。為說明上述實(shí)現(xiàn)方法的有效性，通過點(diǎn)目標(biāo)仿真數(shù)據(jù)進(jìn)行驗(yàn)證，點(diǎn)目標(biāo)數(shù)據(jù)仿真的具體參數(shù)見表1。雷達(dá)接收到的回波數(shù)據(jù)Y，其中為距離門點(diǎn)數(shù)，取2 048；為脈沖積累個(gè)數(shù)，取4 096。

表1 仿真參數(shù)Tab.1 Parameters of simulation

點(diǎn)目標(biāo)仿真數(shù)據(jù)按照文中實(shí)現(xiàn)方法的處理結(jié)果如圖5 所示。圖5（a）為直接距離向脈沖壓縮后的回波，可以看出在距離向有很明顯的走動(dòng)；圖5（b）為距離走動(dòng)校正后的回波，可以看出脈壓后回波位于同一單元；圖5（c）為多普勒中心補(bǔ)償后的結(jié)果，計(jì)算的多普勒中心估計(jì)值為0.02 Hz。因?yàn)榉抡鏀?shù)據(jù)中數(shù)據(jù)是理想的，所以多普勒中心基本不需要補(bǔ)償，但是實(shí)測(cè)環(huán)境中由于裝訂的成像參數(shù)與實(shí)際情況不完全一致，所以得到的多普勒中心值會(huì)比較大。

圖5 點(diǎn)仿真數(shù)據(jù)結(jié)果Fig.5 Results of point target simulation

為進(jìn)一步說明文中實(shí)現(xiàn)方法的有效性，對(duì)外場(chǎng)實(shí)測(cè)數(shù)據(jù)進(jìn)行處理，處理結(jié)果如圖6 所示。從距離向脈沖壓縮圖像中可以看出，距離徙動(dòng)量橫跨多距離單元，并且脈壓效果良好，經(jīng)過慣導(dǎo)粗補(bǔ)償和多普勒中心校正后，已經(jīng)可以校正掉距離徙動(dòng)，使信號(hào)能量集中在一個(gè)距離單元內(nèi)，計(jì)算的多普勒中心估計(jì)值為291 Hz。

圖6 實(shí)測(cè)數(shù)據(jù)結(jié)果Fig.6 Results of measured data

為說明算法的實(shí)時(shí)性，統(tǒng)計(jì)了2 個(gè)模塊Matlab處理時(shí)間和DSP 處理時(shí)間，具體時(shí)間統(tǒng)計(jì)見表2。表中可見，相比Matlab 處理時(shí)間，DSP 的處理時(shí)間大幅縮短。

表2 Matlab 和DSP 處理時(shí)間統(tǒng)計(jì)Tab.2 Processing time of Matlab and DSP

為說明優(yōu)化算法的有效性，在DSP 上以原始數(shù)據(jù)點(diǎn)數(shù)2 048×4 096（距離單元數(shù)×方位單元數(shù)）、信號(hào)處理板工作頻率在1 GHz 為例，涉及的函數(shù)及模塊實(shí)時(shí)處理性能統(tǒng)計(jì)見表3。

表3 距離徙動(dòng)校正模塊處理時(shí)間統(tǒng)計(jì)Tab.3 Processing time of the range migration correction module

4 結(jié)束語(yǔ)

針對(duì)機(jī)載SAR 面臨的數(shù)據(jù)量大、實(shí)時(shí)性高等一系列實(shí)際問題，利用2 片多核DSP 實(shí)現(xiàn)了機(jī)載SAR的距離徙動(dòng)校正處理，通過并行處理提高DSP 處理的實(shí)時(shí)性能。介紹了實(shí)際應(yīng)用中DSP 硬件上相關(guān)的數(shù)據(jù)傳輸和同步實(shí)現(xiàn)的底層技術(shù)，以及成像算法中距離徙動(dòng)校正的具體步驟。最后通過仿真試驗(yàn)和實(shí)測(cè)數(shù)據(jù)，驗(yàn)證了成像算法方法的可行性、有效性，以及在硬件上的使用情況。相信該方法在機(jī)載SAR 成像的工程應(yīng)用領(lǐng)域會(huì)具有一定的參考價(jià)值，后續(xù)將展開基于多DSP 上的方位向成像研究。