趙雪鵬蘇淑靖邢震震余 毅

(中北大學電子測試技術國家重點實驗室，山西 太原 030051)

在電子、航空航天、無線通訊等領域中，需要輸入速度快、精度高、抖動低的時鐘信號，來保證相關的電子組件得以同步運作。然而輸出單一電平的接口并不能滿足各種數(shù)字電路的需求。如果邏輯電平不兼容將引起邏輯混亂或者損壞電路，因此需要一種輸出可調(diào)電平的時鐘產(chǎn)生設備。

隨著集成電路的快速發(fā)展，在不同場合下的不同電路，使用的接口電平也不盡相同，這使得市面上面存在很多電平種類，例如TTL、RS485、LVCOMS、PECL、LVPECL、LVDS 等。面對眾多的電平種類，對數(shù)字接口電路有了更高的要求。在現(xiàn)有儀器中，也有可以產(chǎn)生多種電平信號的儀器，如美國是德科技生產(chǎn)的81134A 碼型發(fā)生器就可以輸在電壓為－2 V～＋2 V 范圍內(nèi)選擇任意電平輸出，但國內(nèi)儀器中如虹科生產(chǎn)的AWG－4000 碼型發(fā)生器，只有LVDS 轉LVTTL 單種模式[1]。

為了可以適應各種儀器或電路所需的電平接口，本文設計了一種可調(diào)電平接口轉化的電路。該電路可以獨立調(diào)節(jié)電平的差模電壓和共模電壓，通過隔離方式耦合成所需的電平信號，從而可以實現(xiàn)輸出任意常用的電平接口信號，經(jīng)實際測量電平信號精度高、質(zhì)量好。

1 可調(diào)電平接口電路方案設計

可調(diào)電平接口電路可分為差模電壓調(diào)節(jié)模塊、共模電壓調(diào)節(jié)模塊以及通信接口模塊，如圖1 所示。其中差模電壓調(diào)節(jié)模塊中的隔離電源轉換電路輸出供給電平差模電壓調(diào)節(jié)模塊，使其與電平共模電壓調(diào)節(jié)模塊隔離供電，實現(xiàn)差共模電壓解耦調(diào)節(jié)，電平共模電壓調(diào)節(jié)模塊與其他模塊為同一參考地。差模電壓調(diào)節(jié)電路和共模電壓調(diào)節(jié)電路分別用于輸出電平的差模電壓和共模電壓；控制數(shù)據(jù)接口通過RS485 轉接器連接PC 機接，通信接口電路接收到總線上的數(shù)據(jù)傳送到STM32，來控制差模電壓和共模電壓值；外部驅(qū)動用于驅(qū)動差模電壓調(diào)節(jié)電路產(chǎn)生差模信號。

圖1 可調(diào)電平接口電路設計方案

1.1 差模電壓調(diào)節(jié)模塊設計

1.1.1 差模電壓調(diào)節(jié)電路

差模電壓電路在外部驅(qū)動的作用下產(chǎn)生與驅(qū)動信號頻率一致的差模信號，由STM32 控制電平信號的差模值。由于電平信號的最高頻率到達3.2 GHz，據(jù)此選擇了高速激光驅(qū)動器來驅(qū)動電路生成差模電壓。激光驅(qū)動器輸出的是高速電流信號，可通過電阻轉換為電壓信號。差模電壓調(diào)節(jié)電路選擇TI 公司生產(chǎn)的ONET1101L 芯片作為電流驅(qū)動器，其速率可達11.3 Gbyte/s，滿足本系統(tǒng)對頻率的設計需求。該芯片是一個具有均衡器、調(diào)制電流(IDM)功能的電流輸出驅(qū)動器。輸出電流可編程控制，最高可達到85 mA，電流分辨率為83 μA，其連接示意圖如圖2 所示[2]。

圖2 電平轉換電路連接示意圖

1.1.3 隔離電源轉換電路

差分傳輸線間的阻抗匹配為差分100 Ω，所以R1、R2、R3和R4的阻值滿足下述式(1):

因此選擇R1、R2、R3和R4為四個100 Ω 的電阻，由于輸出電流頻率很高，為了輸出差模電壓的穩(wěn)定性，電阻選擇射頻電阻。芯片外部設計了V2端連接共模信號電壓，這端口與共模電壓調(diào)節(jié)電路AD8397 的輸出端連接。由于ONET1101L 芯片的驅(qū)動能力有限，所以設計V1的作用是輔助芯片調(diào)節(jié)差模電壓，調(diào)試時V1處提供的電壓為隔離5.5 V。G1連接的隔離地，G2連接的是非隔離地，G2和G1用射頻電容隔離開來，實現(xiàn)差模電路和共模電路的參考地隔離開[3]。

在中國股市成立初期，由于受到國內(nèi)管制較多，中國股票市場與國際股市的相依性非常低，這一點已經(jīng)過多數(shù)學者的驗證。因此，本文將樣本區(qū)間設置為2001年1月1日至2015年11月30日，數(shù)據(jù)頻率采用日度數(shù)據(jù)，研究數(shù)據(jù)來自雅虎財經(jīng)。

ONET1101L 作為電流驅(qū)動器，可通過編程調(diào)節(jié)輸出電流，差模電壓則為電流乘以相應電路阻抗。根據(jù)圖2 可知外接阻抗的連接方式如圖3 所示。則阻抗表達式如式(2)所示，代入數(shù)值可得ZOUT的阻值為22.8 Ω。

采用SPSS 17.0統(tǒng)計軟件進行統(tǒng)計分析。應用x2檢驗分析評估各相關因素與手術部位感染之間的關聯(lián)，單因素分析有統(tǒng)計學意義的納入多因素分析，多因素分析采用Logistic回歸模型，所有檢驗均為雙側檢驗，P＜0.05表示差異具有統(tǒng)計學意義。

圖3 ONTE1101L 輸出阻抗示意圖

ADP7104 由一個參考點、誤差放大器、反饋分壓器和一個PMOS 型晶體管組成。輸出電流由PMOS 調(diào)整管提供，需受誤差放大器控制。誤差放大器將參考電壓與輸出反饋電壓進行比較，并放大兩者之間的差值。如果反饋電壓低于參考電壓，PMOS 器件的柵極會被拉低，允許更多的電流通過并增加輸出電壓。當反饋電壓高于參考電壓時，PMOS 器件的柵極被拉得更高，使得通過的電流變小，從而降低輸出電壓[6]。

差模調(diào)節(jié)電路需要隔離3.3 V 和隔離5.5 V 電源供電，所以在設計中通過隔離DC－DC 電源模塊將6 V 轉成隔離6 V，再通過非隔離電源模塊將隔離6 V 轉成所需的隔離3.3 V 和隔離5.5 V，其中隔離3.3 V 為差模調(diào)節(jié)電路和通信接口電路供電，隔離5.5 V 用于輔助芯片調(diào)節(jié)差模電壓。隔離電源轉換電路中使用航天長峰朝陽電源公司的4NIC－DC4.2－S6G 型號的集成電源模塊作為隔離電源轉換模塊。該模塊具有結構簡單、穩(wěn)定性好等優(yōu)點，可將輸入的非隔離6 V 轉換成隔離的6 V，且輸出的電流驅(qū)動能力達到0.7 A，電源紋波小，連接示意圖如圖5 所示。電壓輸入輸出端連接的電感L1和L2起到濾波的作用，防止電流突變對芯片的電源和地造成干擾；電容C1和C2電容起到去耦作用，濾除電壓的高頻噪聲。

花生青枯病在干旱或多雨情況下發(fā)生嚴重,發(fā)病盛期一般在花生盛花期前,通常日平均氣溫穩(wěn)定在20攝氏度以上, 5厘米深處土溫穩(wěn)定在25攝氏度以上時開始發(fā)病,旬平均氣溫穩(wěn)定在25攝氏度以上，土溫達30攝氏度時進入盛發(fā)期,陰雨或暴雨驟睛,花生青枯病有可能大發(fā)生。

1.1.2 STM32 程序設計

ONET1101L 用于調(diào)節(jié)電平的差模值，使用2 線串行接口進行數(shù)字控制。兩路輸入分別為SCL 和SDA，由STM32 處理器的串行時鐘和串行數(shù)據(jù)驅(qū)動，該兩路引腳采用漏極開路的方式，用4.7 kΩ 電阻上拉至3.3 V。2 線接口提供對內(nèi)部內(nèi)存映射的寫訪問以修改控制寄存器和讀訪問，以讀出控制信號。ONET1101L 僅為從設備，本身無法啟動傳輸；在傳輸期間，必須依靠SCL 信號。主設備提供時鐘信號加上啟動和停止命令。數(shù)據(jù)傳輸協(xié)議如下所示:

(1)啟動命令；

(2)7 位從地址(0001000)后面跟著第8 位是數(shù)據(jù)傳輸方向位(R/W)。0 表示寫，1 表示讀；

(3)8 位寄存器地址；

③工程景觀效果。治理工程實施后河道具有良好的景觀效果，即治理工程實施后河流自然度高，能夠較快形成植被豐富、結構完整、生物種類和水體形態(tài)多樣性高的近自然駁岸。

(4)8 位寄存器數(shù)據(jù)字；

(5)停止命令；

長期以來，測繪標準的制修訂管理業(yè)務都是以電子文檔、郵箱或電話方式進行交互式提交和反饋，標準制修訂過程文檔的存儲由文件夾方式管理，導致標準制修訂管理低效，資源共享性差，標準分析困難等。

圖4為左線道床的累計沉降量統(tǒng)計情況。自2015年9月在道床上布設監(jiān)測點以來共進行了6次監(jiān)測，其中道床初始高程取初次測量值。從圖4中可以看出：道床縱向沉降量呈波動不均勻分布，沉降量均未超過豎向位移預警值10 mm[11]，其中，8號線右線下穿部位道床附近累計沉降量最大，相對初始值累計沉降在5 mm左右；左線ZDK29+260—ZDK29+350區(qū)段由于結構下臥軟土層相對較厚，且厚度均大于10 m，累計沉降量在3 mm左右；3號聯(lián)絡通道處累計沉降量在2 mm左右。

圖4 ONET1101L 通信時序圖

DIN＋和DIN－引腳為差分時鐘輸入端用于驅(qū)動差模電壓的產(chǎn)生，MOD＋和MOD－引腳為電流信號輸出端。STM32 與芯片的SCL、SDA 管腳相連，通過I2C 通信協(xié)議實現(xiàn)控制ONET1101L 輸出電流，經(jīng)過外部電阻實現(xiàn)差模電壓的控制。

為實現(xiàn)差模電壓和共模電壓可以分別獨立調(diào)節(jié)且互不干擾，設計時采用隔離供電的方式，通過將兩個電壓輸入端的低電平參考端隔離的辦法實現(xiàn)電平的共模電壓和差模電壓解耦調(diào)節(jié)。隔離可以有效解決信號環(huán)路和設備之間的互相干擾，也可以有效消除線路傳輸過程中外界的一些電磁干擾。隔離DC－DC 電源模塊是指隔離電源使用變壓器，將各種不同電壓通過變壓器，將電壓降到所需要的電壓，作為負載供電使用。非隔離電源模塊是將各種不同電壓直接引入到電子電路，再通過電子元件進行升降壓輸出，輸入輸出是通過電子元件直接連接的，中間并沒有經(jīng)過變壓器等帶隔離性的器件[5]。

當Iidff最大為85 mA 時，差模電壓輸出最大，理論輸出最大值為1.938 V，調(diào)試時最大可達1.9 V。

圖5 非隔離6 V 轉隔離6 V 原理圖

隔離6 V 需要轉成隔離3.3 V 和隔離5.5 V。電壓轉換電路選用Analog Devices 公司的ADP7104作為電壓轉換芯片。ADP7104 是一款CMOS 低壓差線性的穩(wěn)壓器，工作電壓從3.3 V 到20 V，輸出電流高達500 mA，輸出電壓范圍為1.5 V 到9 V，可以滿足所需的3.3 V 和5.5 V 電壓。

則差模電壓為

ADP7104 輸出電壓可通過外部反饋電阻調(diào)節(jié)，通過調(diào)節(jié)外部反饋電阻阻值使得輸出電壓為3.3 V和5.5 V。輸出電壓可由式(4)可得，其工作原理圖如圖6 所示。VIN、VOUT分別為電壓的輸入輸出端，EN 引腳高電平有效控制電壓輸出，ADJ 接收反饋電壓，調(diào)節(jié)輸出電壓。C3、C4為旁路電容用于濾除高頻噪聲。R8、R9用于調(diào)節(jié)反饋電壓大小。當輸出3.3 V 的隔離電壓時，R8、R9的值分別為10 kΩ、17 kΩ；當輸出5.5 V 隔離電壓時，R8、R9的值分別為10 kΩ、35.1 kΩ。

圖6 隔離6 V 轉隔離5.5 V 原理圖

1.2 共模電壓調(diào)節(jié)模塊設計

1.2.1 共模電壓調(diào)節(jié)電路設計

信號電平的共模電壓可由數(shù)模轉換器(DAC)實現(xiàn)，通過STM32 改變DAC 內(nèi)部寄存器的數(shù)字量實現(xiàn)模擬電壓的調(diào)節(jié)。為了可以獲取精度高、噪聲低的共模電壓，選用了乘法DAC。

辦事警員說，王先生請冷靜，我們考慮到遇難家屬的心情，當然這種心情可疑理解，我們認為暫不合適雙方見面，再說，高速公路上是不允許停車的。是的，你妻子所在的轎車就停在路邊，雖然是車輛較少的路段，但是那也是違法的。況且，沒有放置緊急安全提醒標識。出事后，這輛山西籍的貨車司機，參與了救治，你的妻子就是他們送來的。

ONET1101L 采用的是I2C 通信。圖4 所示的典型時序圖描述了完整的數(shù)據(jù)傳輸過程[4]。

乘法數(shù)模轉換器(DAC)與常規(guī)固定參考信號DAC 的區(qū)別在于，前者能夠工作于任意或交流參考信號，是一個低噪聲、高精度的DA 轉換器。但其輸出的是電流信號，而非電壓信號，需要通過電流－電壓轉換運放來實現(xiàn)電壓輸出。其連接示意圖如圖7所示。

圖7 乘法DAC 原理圖

VDD為電源端，VREF為參考電壓端，RFB為內(nèi)部反饋電阻用于調(diào)節(jié)輸出電壓。STM32 通過CLK、SDI與DAC 相連控制IOUT電流大小。IOUT結點電流流向接至虛擬地，因而輸出尖峰電壓極低，C5為補償電容穩(wěn)定輸出的電壓[7]。當輸出為單極性時，由式(5)可得輸出電壓為:

通過圖2信息可確定，工程信息評估框架主要包括移民生產(chǎn)水平評估、生活水平評估、基礎設施評估、移民滿意度評估、后續(xù)發(fā)展評估及資金撥付評估6項內(nèi)容。其中，移民生產(chǎn)水平評估主要包括對水庫周圍鄉(xiāng)鎮(zhèn)村民土地資產(chǎn)、固定資產(chǎn)、勞動力信息包括就業(yè)情況等信息評估。

式中:n為DAC 的位數(shù)，D為STM32 配置DAC 內(nèi)部寄存器的數(shù)值。

共模調(diào)節(jié)電路使用的乘法DAC 選用的是Analog Devices 公司的16 位數(shù)模轉換器AD5534，該器件具有低噪聲、低功耗等特點。AD5543 使用3 線式(CS、SDI、CLK)串行數(shù)據(jù)接口。串行數(shù)據(jù)以16位字格式逐個寫入到AD5543 內(nèi)部寄存器中。乘法DAC 電路性能很大程度取決于所選運算放大器的性能，從而使得在階梯輸出端保持零電壓，并實現(xiàn)電流電壓轉換。為了達到最佳的直流精度，要選擇具有低失調(diào)電壓和偏置電流的運算放大器，以保持誤差與DAC 的分辨率相當。電路上選用AD8397 運放作為電流電壓轉換器，該器件失調(diào)電壓最大1 mV，偏置電流最大為200 nA，其輸出電壓范圍為－12 V～12 V，由圖2 可得經(jīng)過100 Ω 電阻分壓到負載(50 Ω)上的共模電壓值為－4 V～4 V，滿足電平信號共模電壓值的輸出需求[8]。

由于共模電壓值為雙極性輸出擺幅，可通過將額外U4 外部放大器配置為求和放大器來實現(xiàn)，如圖8 所示。在此電路中R10、R11和R12電阻調(diào)節(jié)求和放大器的輸入電壓，C6用于補償DAC 內(nèi)部輸出電容在開環(huán)響應中引入的極點，保證輸出電壓穩(wěn)定，C7用于相位補償，防止出現(xiàn)零點自激。第二個放大器U4 提供了2 倍的增益，將輸出范圍幅度提高到24 V[9]。利用12 V 偏置電壓使外部放大器偏置，便可實現(xiàn)四象限乘法電路。則輸出電壓公式可表示為，當輸入數(shù)據(jù)(D)從零碼(VOUT＝－12 V)遞增至半量程(VOUT＝0 V)，再遞增至滿量程(VOUT＝＋12 V)時，就會產(chǎn)生正負輸出電壓。輸出電壓值如下所示:

圖8 電平共模信號產(chǎn)生原理圖

VOUT為輸出電壓，VREF為參考電壓，D為16 位數(shù)據(jù)的值，由STM32 控制寫入。

則最終輸出信號的高低電平分別為:

由式(6)可得V共輸出的電壓范圍為－12 V～12 V，由圖2 可得V共經(jīng)100 Ω 電阻分壓后，負載(50 Ω)的電壓為V共的三分之一，則與差模耦合之后的實際共模電壓為－4 V～4 V，差模電壓的最大值為1.9 V，代入式(7)可得電平VH的輸出范圍為－2.1 V～4.95 V，VL的輸出范圍－4.95 V～3.05 V。

王 穎 女,1979年8月出生,天津人,碩士,講師,畢業(yè)于燕山大學,主要研究方向為無線傳感器網(wǎng)絡,優(yōu)化算法.

1.3.2 STM32 程序設計

AD5543 是16 位數(shù)模轉換器用于調(diào)節(jié)電平的共模電壓值，采用5 V 單電源供電，該芯片與控制芯片的通信過程相對于ONET1101L 通信簡單。串行數(shù)據(jù)接口利用串行數(shù)據(jù)輸入(SDI)、時鐘(CLK)和芯片選擇引腳，實現(xiàn)了三線式控制輸入，STM32在向AD5543 寫入數(shù)據(jù)時，需要先將引腳拉低，然后在CLK 時鐘的驅(qū)動下，通過SDI 線路向AD5543 芯片寫入數(shù)據(jù)，其時序如圖9 所示。

在不斷地關注和肯定信息技術的優(yōu)勢后，人們開始回歸教育人文關懷的本質(zhì)，反思在信息化教學中過多關注人機交互造成的師幼間情感缺失。認為“師幼互動所蘊含的教育智慧及人與人之間的信任、鼓勵、關懷等溫情永遠是教育教學的重要組成部分[6]”，教師自身的人格魅力會對幼兒產(chǎn)生積極影響，可以通過語言和體態(tài)語去傳遞情感，形成互動。師幼互動的教學靈活性也可以彌補教學軟件固定程式對教學的制約。

圖9 AD5543 時序圖

1.3 通信機制及通信接口電路設計

1.3.1 基于RS485 主從通信機制

差模和共模電壓值的改變需要受外部數(shù)據(jù)控制，所以設計時保留數(shù)據(jù)接收端口，用于接收外部傳輸?shù)臄?shù)據(jù)指令。測試時使用PC 機串口助手通過RS485 轉接器將送數(shù)據(jù)指令發(fā)送至數(shù)據(jù)控制接口，

從機接收到數(shù)據(jù)后將數(shù)據(jù)分別寫入差模調(diào)節(jié)電路和共模調(diào)節(jié)電路中，實現(xiàn)電平信號的差模共模電壓調(diào)節(jié)。

主機與從機的通信協(xié)議協(xié)議如圖10 所示。一幀數(shù)據(jù)為31 byte，幀頭、地址和校驗位各為1 byte，數(shù)據(jù)位28 byte。幀頭被用來識別數(shù)據(jù)幀的開始；幀地址為接受數(shù)據(jù)的從機地址，RS485 總線上的通信為廣播方式，所以每個從機有獨立地址，通過地址對比來判斷該數(shù)據(jù)幀是否應該接收；幀中的數(shù)據(jù)位為實際傳輸數(shù)據(jù)，是PC 機下達指令的命令；校驗位用于數(shù)據(jù)幀的校驗，通過異或校驗的方式來驗證數(shù)據(jù)傳輸過程中是否出現(xiàn)誤碼[10]。

圖10 傳輸數(shù)據(jù)幀結構圖

PC 機與STM32 的通信接口采用半雙工UART接口，通過異步串行通信方式接收和發(fā)送信息。上電后從機處于待機狀態(tài)，實時監(jiān)測總線上面是否有數(shù)據(jù)傳輸。當檢測到數(shù)據(jù)傳輸時，STM32 開啟串口中斷，接受數(shù)據(jù)并判斷該幀數(shù)據(jù)是否正確，若不正確則需重新發(fā)送，通信接口電路連接示意圖如圖11所示[11]。

屈哨兵：你提了一個十分重要的問題。不論是一個國家、一個地方或一個區(qū)域，作為教育行政主管部門，首先就要對本區(qū)域、本地區(qū)的教育布局有一個整體的認識，這樣才能對教育全局進行頂層的政策設計。

護理人員自身的綜合職業(yè)素養(yǎng)是影響護理工作的重要因素，素養(yǎng)的提升除了要依靠工作中進行經(jīng)驗的積累以外，還要有科學的培訓提供支持。培訓的內(nèi)容應該涵蓋三個大的方面。

圖11 通信結構圖

PC 機通過RS485 通信，將數(shù)據(jù)傳給控制差模電壓和共模電壓的STM32。由于共模電壓和差模電壓分別使用的是非隔離電源和隔離電源供電，所以使用的通信芯片也分別為非隔離通信和隔離通信的方式。通信接口電路選用Maxim Integrated 廠商的MAX3491，以及Analog Devices 公司的ADM2484E分別作為非隔離和隔離接收端的通信芯片。兩個芯片都具有通信速率高、功耗低特點，能夠滿足電路通信需求。在電路上，兩個芯片的接受端和發(fā)送端都需要接3.3 V 的上拉電阻，當沒有數(shù)據(jù)發(fā)送時總線默認置高，使得總線上電平穩(wěn)定。不同點在于ADM2484E 需要使用3.3 V 非隔離電壓和3.3 V 隔離電壓同時供電，并且同時接入公用地和隔離地，其原理圖如圖12 所示。

圖12 差模信號通信接口原理圖

2 測試平臺搭建及測試結果

可調(diào)電平接口電路選擇的驅(qū)動設備為美國是德科技生產(chǎn)的81134A。該設備是一個輸出頻率范圍為15 MHz～3.35 GHz 脈沖信號發(fā)生器，具有地抖動、快速上升時間及延遲調(diào)制功能[12]。可以自定義設置所需驅(qū)動信號的頻率和電平。差模電路選擇低電平1.07 V 高電平1.43 V 的電平信號作為驅(qū)動信號，驅(qū)動信號頻率可在81134A 允許輸出范圍內(nèi)任意設置。

測試儀器設備選用是德科技的86100D 示波器，搭建測試平臺進行功能驗證與測試。由于示波器能測量的最大峰峰值為800 mV，為了保護示波器，故使待測信號進入示波器前衰減了20 dB，同時在示波器上通道模式選擇20 dB 衰減模式通過軟件來補償。測試平臺搭建效果如圖13 所示。

圖13 測試平臺搭建

在搭建好測試平臺之后，系統(tǒng)上電之后使用PC機通過串口向STM32 分別發(fā)送數(shù)據(jù)，STM32 在接收到數(shù)據(jù)之后分別將數(shù)據(jù)寫入AD5543 和ONET1101L芯片，然后設置81134A 設備的輸出驅(qū)動信號為LVPECL 電平和驅(qū)動頻率，打開該設備輸出通道給系統(tǒng)提供驅(qū)動信號，用示波器觀測測試結果。然后改變驅(qū)動信號的驅(qū)動頻率，觀察不同驅(qū)動頻率下所輸出的電平信號。

從總體發(fā)展變化來看，2005—2015年，海南省的旅游經(jīng)濟與生態(tài)環(huán)境系統(tǒng)的耦合度和耦合協(xié)調(diào)度呈現(xiàn)出先增長后持續(xù)穩(wěn)定發(fā)展的態(tài)勢；分階段來看，2005—2007年為耦合協(xié)調(diào)發(fā)展的較低水平階段，這一時期海南省旅游業(yè)的活力并沒有得到充分的發(fā)揮，同時較好的生態(tài)環(huán)境為旅游業(yè)發(fā)展提供了良好的基礎和保障；2007—2015年為耦合協(xié)調(diào)發(fā)展磨合適應階段，這一時期海南省旅游業(yè)的活力得到了進一步的釋放，但生態(tài)環(huán)境的質(zhì)量呈現(xiàn)下降的趨勢，不過從2015年開始出現(xiàn)小幅上升趨勢，表明這兩個系統(tǒng)之間正向促進的積累效應開始顯現(xiàn)。

由于可測試電平數(shù)據(jù)的數(shù)量較大，本文只記錄了測試中的LVDS 電平部分頻率信號的波形圖像如圖14 所示。記錄了LVDS 電平、RS485 電平和ECL電平部分頻率的數(shù)據(jù)。測試數(shù)據(jù)的理論值如表1 所示，測試值如表2 所示。

表1 測試電平理論值

表2 測試結果

圖14 不同頻率下輸出的LVDS 電平信號

由于電路板輸出端同測試設備連接的傳輸線帶寬有限，所以當頻率越高時信號被濾除的高次諧波分量越多，測試時當頻率大于2.5 GHz 時，波形趨向于正弦信號。測試數(shù)據(jù)與標準電平值相比，誤差均在5 mV 以內(nèi)，波形穩(wěn)定，上升時間均小于100 ps，波形具有可靠性。

3 結論

本文介紹了一種高精度可調(diào)電平接口電路的設計過程，對其主要部分的硬件電路設計進行了詳細論述。本設計通過PC 機來控制所需要的電平信號，通過通信芯片將數(shù)據(jù)傳送給STM32，來實現(xiàn)共模信號和差模信號的調(diào)節(jié)。通過兩個不同的參考地平面解決了信號的共差模耦合問題。在不同的頻率點處測試了LVDS、RS485、PECL 電平，經(jīng)數(shù)據(jù)和波形分析可得電平信號具有較高的可靠性。