付建國，李 益，李 程，周 斌

（中車株洲電力機(jī)車研究所有限公司，湖南 株洲 412001）

0 引言

工業(yè)實時控制器作為工業(yè)設(shè)備的大腦，承擔(dān)著設(shè)備實時控制、系統(tǒng)IO、對外通信等功能。隨著當(dāng)前工業(yè)設(shè)備市場競爭日趨白熱化，對控制器功能多樣性及成本管控提出了越來越大的挑戰(zhàn)。

為實現(xiàn)設(shè)備在功能密度提升的同時滿足成本下降的需求，本文提出并設(shè)計了一種基于TMS320F28377D型微控制單元（microcontroller unit，MCU）的控制系統(tǒng)的平臺架構(gòu)。TMS320F28377D（簡稱“F28377D”）為TI公司生產(chǎn)的單MCU雙核芯片，其中一個內(nèi)核完成傳感器信號采集、PWM脈沖生成、故障快速保護(hù)與電機(jī)算法控制等任務(wù)，另一個內(nèi)核實現(xiàn)邏輯程序控制、故障數(shù)據(jù)記錄、程序遠(yuǎn)程加載、波形監(jiān)視等功能。這種基于F28377D的單芯片平臺架構(gòu)不僅滿足了工業(yè)實時控制器的功能需求，而且極大地簡化了系統(tǒng)的數(shù)據(jù)流并降低了產(chǎn)品成本，同時也減輕了平臺的維護(hù)壓力[1]。

1 系統(tǒng)平臺架構(gòu)設(shè)計

本控制器采用單芯片F(xiàn)28377D架構(gòu)，其硬件關(guān)聯(lián)關(guān)系如圖1所示。F28377D采用I2C總線通信，實現(xiàn)對時鐘芯片和溫濕度芯片的訪問；采用串行外設(shè)接口（serial peripheral interface，SPI）總線通信，實現(xiàn)對旋變解碼芯片、NOR Flash芯片以及集成以太網(wǎng)芯片的訪問，進(jìn)而實現(xiàn)以太網(wǎng)通信功能；利用片內(nèi)AD采樣模塊實現(xiàn)對電壓、電流等信號的采集；利用片內(nèi)PWM模塊生成PWM脈沖，進(jìn)而實現(xiàn)電機(jī)控制。

1.1 主控芯片簡介

主控芯片采用F28377D，其是一款功能強(qiáng)大的32位浮點微控制器（MCU），專門針對高級閉環(huán)控制應(yīng)用而設(shè)計。F28377D支持新型雙核架構(gòu)，顯著提升了系統(tǒng)性能；雙實時控制子系統(tǒng)基于TI的32位C28x浮點CPU，每個內(nèi)核可提供200 MHz的信號處理能力。F28377D包含2個外部存儲器接口（EMIF）、2個CAN模塊、3個高速（最高50 MHz）SPI端口、4個串行通信接口、2個I2C接口、4個模數(shù)轉(zhuǎn)換器（最多支持12路16位AD采樣或者24路12位AD采樣）、24路具有增強(qiáng)功能的脈寬調(diào)制器通道以及8個比較器子系統(tǒng)，可在未滿足電流限制條件的情況下保護(hù)功率器件。

1.2 總體方案設(shè)計

基于F28377D的控制系統(tǒng)軟件架構(gòu)主要分為底層軟件和應(yīng)用軟件，它們分別被存放在片內(nèi)FLASH存儲器的兩個扇區(qū)。底層軟件主要負(fù)責(zé)更新應(yīng)用軟件，應(yīng)用軟件主要實現(xiàn)實時控制功能。控制器上電時，首先運行底層軟件并判斷是否需要跳轉(zhuǎn)到應(yīng)用軟件；應(yīng)用軟件運行后，根據(jù)需求可下發(fā)指令跳轉(zhuǎn)回底層軟件進(jìn)行應(yīng)用軟件的更新。應(yīng)用軟件的架構(gòu)如圖2所示。其中，內(nèi)核CPU1負(fù)責(zé)邏輯程序控制、故障記錄并結(jié)合硬件TCP/IP協(xié)議棧芯片（W5500）實現(xiàn)以太網(wǎng)通信，進(jìn)而實現(xiàn)參數(shù)分離、波形監(jiān)視等功能。內(nèi)核CPU2通過片上AD采樣模塊實現(xiàn)對電機(jī)控制側(cè)和電網(wǎng)控制側(cè)模擬信號以及模塊溫度信號的采集；同時利用采集到的模擬信號生成相應(yīng)的PWM脈沖，實現(xiàn)電機(jī)算法控制；另外，根據(jù)故障反饋信號封鎖PWM脈沖，實現(xiàn)故障保護(hù)。CPU1和CPU2通過內(nèi)部共享RAM，實現(xiàn)雙核之間的數(shù)據(jù)交互。

1.3 平臺優(yōu)勢

在工業(yè)領(lǐng)域，成本是產(chǎn)品競爭的關(guān)鍵，針對這一特點，本文提出的低成本控制平臺相較于傳統(tǒng)平臺有如下優(yōu)勢：

（1）在傳統(tǒng)平臺中，實時控制由DSP執(zhí)行，邏輯控制由ARM處理器執(zhí)行；本文所設(shè)計的平臺則將實時控制及邏輯控制功能融合于單片MCU中，使得成本大幅降低[2]。

（2）在傳統(tǒng)平臺中，實時保護(hù)由FPGA完成；而本平臺以F28377D作為專用MCU，在芯片內(nèi)部集成了基于模擬量比較器的實時硬件保護(hù)電路，構(gòu)建了實時保護(hù)體系。

（3）在傳統(tǒng)平臺中，用操作系統(tǒng)的文件服務(wù)記錄故障文件；本平臺建立了一套全新的文件管理機(jī)制，在無操作系統(tǒng)情況下可以實現(xiàn)文件管理。

（4）在傳統(tǒng)平臺中，用操作系統(tǒng)的內(nèi)存服務(wù)管理波形監(jiān)視數(shù)據(jù)；本平臺提出了一種高效內(nèi)存管理方法，可提升內(nèi)存利用率，實現(xiàn)數(shù)據(jù)的高效管理。

（5）傳統(tǒng)平臺設(shè)計需要操作系統(tǒng)工程師、實時控制軟件工程師、底層驅(qū)動開發(fā)工程師3人全部參與；而本平臺實現(xiàn)所有功能一體化，只需底層驅(qū)動開發(fā)工程師1人參與即可，實現(xiàn)了資源集約型平臺開發(fā)。

本平臺在成本大幅降低的同時，完全保留了既有“CPU+FPGA”架構(gòu)平臺的所有功能特征，性價比高，優(yōu)勢明顯，滿足低成本實時控制系統(tǒng)需求。

2 功能單元設(shè)計

本節(jié)重點介紹該控制平臺軟件架構(gòu)重要功能的實現(xiàn)方法，主要包含系統(tǒng)同步采樣、以太網(wǎng)通信、波形監(jiān)視、故障記錄以及程序遠(yuǎn)程加載等。

2.1 系統(tǒng)同步采樣

工業(yè)實時控制器是一個高實時性的數(shù)字控制系統(tǒng)，在實際的控制過程中，采樣位置和控制輸出的精確性直接影響著控制系統(tǒng)的控制精度和系統(tǒng)的響應(yīng)速度，最終影響算法的控制效果。

在當(dāng)前常見的“DSP+FPGA”架構(gòu)控制器中，DSP的主循環(huán)控制在DSP芯片時鐘驅(qū)動下周期性運行，而數(shù)據(jù)采樣則在可編程器件的內(nèi)部時鐘驅(qū)動下按照固定周期完成數(shù)據(jù)采樣，兩者屬于異步時鐘系統(tǒng)。采樣數(shù)據(jù)在傳遞給DSP的過程中引入了由于異步時鐘關(guān)系引起的抖動偏移，造成DSP接收數(shù)據(jù)采樣時刻的不確定性，從而影響控制響應(yīng)過程。在這樣的異步架構(gòu)下，DSP的控制結(jié)果輸出也同樣存在這樣的問題，其引入的數(shù)據(jù)抖動對系統(tǒng)的快速響應(yīng)和收斂會造成一定影響。

為保證傳感器采樣與控制算法間的固定相位關(guān)系，本方案基于F28377D內(nèi)部集成的ADC電路，構(gòu)建了一套同步采樣方案，即在載波過零點t0時刻和周期值點t1時刻兩個時刻同時觸發(fā)AD采樣并且產(chǎn)生中斷運行控制算法，t2時刻和t3時刻分別為AD采樣完成時刻，且（t2-t0）等于（t3-t1）。該方案可以保證采樣轉(zhuǎn)換完成時刻與主循環(huán)周期的固定相位關(guān)系，從而有效控制采樣偏移抖動帶來的控制振蕩。其同步控制系統(tǒng)時序如圖3所示。

2.2 以太網(wǎng)通信

以太網(wǎng)通信作為當(dāng)前運用最為普遍的通信方式，已成為工業(yè)設(shè)備調(diào)試及信息交互不可或缺的手段。傳統(tǒng)以太網(wǎng)協(xié)議棧軟件體積較大，需要具備大容量內(nèi)存的CPU及操作系統(tǒng)來實現(xiàn)。

為滿足小型MCU處理器系統(tǒng)對外以太網(wǎng)通信的需求，本平臺采用“F28377D+硬件協(xié)議棧芯片W5500”的方式來實現(xiàn)以太網(wǎng)通信，其內(nèi)部數(shù)據(jù)流為F28377D內(nèi)核CPU1與W5500進(jìn)行SPI通信傳輸?shù)臄?shù)據(jù)，W5500與客戶端計算機(jī)之間按照特定的TCP/IP協(xié)議進(jìn)行用戶數(shù)據(jù)報協(xié)議（user datagram protocol，UDP）通信來傳輸數(shù)據(jù)，其數(shù)據(jù)流如圖4所示[3-4]。相較現(xiàn)有的“ARM+以太網(wǎng)物理層芯片”方案，本文所提方案可降低開發(fā)難度、減輕工作量、提高系統(tǒng)集成度、使系統(tǒng)運行更加穩(wěn)定；且以太網(wǎng)通信模塊的應(yīng)用為波形監(jiān)視、故障記錄、程序遠(yuǎn)程加載等功能的設(shè)計提供了基礎(chǔ)[5]。

圖4 以太網(wǎng)通信數(shù)據(jù)流Fig.4 Ethernet communication data flow diagram

2.3 波形監(jiān)視

為了在產(chǎn)品開發(fā)過程中調(diào)試，本平臺利用已開發(fā)的以太網(wǎng)通信方案，設(shè)計并開發(fā)了波形監(jiān)視功能。基本原理為：CPU2將待監(jiān)視數(shù)據(jù)存儲到片內(nèi)RAM存儲器中；CPU1讀取RAM中待監(jiān)視的數(shù)據(jù)，其通過W5500發(fā)送給上位機(jī)軟件并以波形的形式顯示出來[6]。

根據(jù)應(yīng)用的需求，波形監(jiān)視方案設(shè)計要點如下：

（1）CPU2配置16個待監(jiān)視變量。

（2）為防止出現(xiàn)數(shù)據(jù)丟失現(xiàn)象，在CPU2片內(nèi)RAM中配置2個緩存區(qū)間，每個緩存區(qū)間大小為160個字（緩存10次），以實現(xiàn)乒乓緩存。

（3）為防止CPU1重復(fù)接收數(shù)據(jù)，在CPU1讀取待監(jiān)視數(shù)據(jù)程序里定義了防止重復(fù)讀取標(biāo)志位。

波形監(jiān)視流程如圖5所示。圖中，Buffer1是用來表示緩存區(qū)間1和緩存區(qū)間2緩存數(shù)據(jù)滿標(biāo)志位。該標(biāo)志位只能由CPU2對其進(jìn)行寫操作，CPU1只能對其進(jìn)行讀操作。標(biāo)志位為1，表示緩存區(qū)間1存滿數(shù)據(jù)；標(biāo)志位為0，表示緩存區(qū)間2存滿數(shù)據(jù)。Buffer_cnt為緩存次數(shù)變量，每個緩存區(qū)緩存10次。Flag為防止重復(fù)讀取標(biāo)志位，標(biāo)志位為0，表示緩存區(qū)間1數(shù)據(jù)未被讀??；標(biāo)志位為1，表示緩存區(qū)間2數(shù)據(jù)未被讀取。該標(biāo)志位只能由CPU1對其進(jìn)行寫操作，CPU2只能對其進(jìn)行讀操作。

圖5 波形監(jiān)視流程Fig.5 Waveform monitoring flow diagram

圖5中，藍(lán)色虛線框內(nèi)為CPU2將待監(jiān)視數(shù)據(jù)存儲到片內(nèi)RAM的流程；紅色虛線框內(nèi)為CPU1將RAM里的待監(jiān)視數(shù)據(jù)讀取出來，并采用以太網(wǎng)通信方式發(fā)送給上位機(jī)軟件后以波形的形式顯示出來的流程。

本方案對波形監(jiān)視中可能出現(xiàn)丟失數(shù)據(jù)和重復(fù)接收數(shù)據(jù)的情況做了相應(yīng)的處理。首先，數(shù)據(jù)丟失和重復(fù)接收是由于CPU2存滿一個緩存區(qū)間所用的時間（T2）與CPU1讀取一個緩存區(qū)間所用的時間（T1）不匹配而導(dǎo)致的。如果T1＞T2，則會出現(xiàn)數(shù)據(jù)丟失情況，此時可通過增加每個緩存區(qū)間的緩存次數(shù)來解決該問題，即增大每個緩存區(qū)間的存儲容量；如果T1＜T2，則會出現(xiàn)重復(fù)接收數(shù)據(jù)的情況，此時通過判斷Flag的值并做相應(yīng)處理來解決該問題。

2.4 故障記錄

為了提升產(chǎn)品的質(zhì)量，故障記錄在工業(yè)傳動產(chǎn)品應(yīng)用過程中是不可或缺的。本平臺故障記錄的基本原理為：F28377D內(nèi)核CPU1接收故障反饋信息，再將此故障信息傳輸給CPU2；若沒有故障發(fā)生，CPU2將在環(huán)形緩存區(qū)更新并存儲故障前數(shù)據(jù)；若有故障發(fā)生，CPU2將在環(huán)形緩存區(qū)更新、存儲故障后數(shù)據(jù)并在存儲完后告知CPU1，CPU1將禁止CPU2更新環(huán)形緩存區(qū)內(nèi)數(shù)據(jù)，同時，將環(huán)形緩存區(qū)內(nèi)數(shù)據(jù)存儲到NOR flash存儲器，待CPU1完成故障信息存儲再通知CPU2更新環(huán)形緩存區(qū)內(nèi)數(shù)據(jù)[7]。

根據(jù)應(yīng)用的需求，故障記錄方案設(shè)計要點如下：

（1）在SDRAM內(nèi)配置環(huán)形緩存區(qū)，大小為120 000個字節(jié)，即60 000個字。存儲20個16位的變量，每個變量故障前存儲2 000個點，即存儲空間為2 000個字；故障后存儲1 000個點，即1 000個字。

（2）在NOR Flash內(nèi)配置環(huán)形緩存區(qū)，分為41塊。每塊大小為128 KB，存儲一條故障記錄數(shù)據(jù)，擦除下一數(shù)據(jù)塊用來存儲40條故障記錄數(shù)據(jù)。

（3）若無故障，環(huán)形緩存區(qū)持續(xù)更新、存儲故障前數(shù)據(jù)；若發(fā)生故障，環(huán)形緩存區(qū)更新存儲故障后數(shù)據(jù)（共計1 000個點）。

（4）禁止更新環(huán)形緩存區(qū)內(nèi)數(shù)據(jù)，并將環(huán)形緩存區(qū)內(nèi)數(shù)據(jù)存儲到NOR Flash存儲器中。

根據(jù)應(yīng)用需求，故障記錄模塊需要保存最新的40條故障記錄數(shù)據(jù)。由于本平臺沒有相應(yīng)操作系統(tǒng)來對文件進(jìn)行管理，這就要求平臺能夠記住上一次故障記錄數(shù)據(jù)存放在NOR Flash內(nèi)的位置。本平臺采用的防掉電連續(xù)存儲方案如下：

（1）在NOR Flash內(nèi)配置一個環(huán)形緩存區(qū)，將其均分為41塊區(qū)域，依次為扇區(qū)1，......，扇區(qū)41，每塊大小為128 KB。

（2）依次讀取（從第1到第41扇區(qū)）41個扇區(qū)的第1個字節(jié)，若第1個字節(jié)為0xFF，則表示該扇區(qū)沒有存儲數(shù)據(jù)，并將此次故障記錄數(shù)據(jù)存儲到該扇區(qū)。

（3）擦除步驟（2）中存儲故障記錄數(shù)據(jù)扇區(qū)的下一個扇區(qū)。

故障記錄流程如圖6所示。圖中，紅色虛線框內(nèi)流程為CPU2核內(nèi)執(zhí)行的將故障記錄數(shù)據(jù)存儲到SDRAM的過程；藍(lán)色虛線框內(nèi)除去紅色虛線框內(nèi)流程外，其他流程為CPU1核內(nèi)執(zhí)行的將故障記錄數(shù)據(jù)從SDRAM存儲到NOR Flash的過程；綠色虛線框內(nèi)流程為防掉電連續(xù)存儲方案。

圖6 故障記錄流程Fig.6 Fault record flow diagram

圖6中，CPU1_FLAG=0，表示沒有故障發(fā)生；CPU1_FLAG=1，表示有故障發(fā)生；CPU1_FLAG=2，表示有故障發(fā)生且CPU2已經(jīng)將故障記錄數(shù)據(jù)存儲到SDRAM的環(huán)形緩沖區(qū)，此時CPU1正在將環(huán)形緩沖區(qū)中的數(shù)據(jù)存儲到NOR Flash，并且禁止CPU2向SDRAM的環(huán)形緩沖區(qū)存儲數(shù)據(jù)。CPU2_FLAG=0，表示沒有故障發(fā)生，此時正在向環(huán)形緩沖區(qū)更新故障前數(shù)據(jù)；CPU2_FLAG=1，表示有故障發(fā)生，此時CPU2正在向環(huán)形緩沖區(qū)存儲故障后數(shù)據(jù)；CPU2_FLAG=2，表示有故障發(fā)生且CPU2已經(jīng)將故障記錄數(shù)據(jù)存儲到SDRAM的環(huán)形緩沖區(qū)，此時正在等待CPU1將環(huán)形緩沖區(qū)中的數(shù)據(jù)存儲到NOR Flash。CPU1_FLAG只允許CPU1對其進(jìn)行寫操作，CPU2只能對其進(jìn)行讀操作；CPU2_FLAG只允許CPU2對其進(jìn)行寫操作，CPU1只能對其進(jìn)行讀操作。

2.5 程序遠(yuǎn)程加載

現(xiàn)有的MCU應(yīng)用程序更新的主要過程為：利用仿真器通過MCU的聯(lián)合測試工作組（joint test action group，JTAG）接口將應(yīng)用程序下載到MCU內(nèi)部閃存中，以對應(yīng)用程序進(jìn)行升級[8-9]。然而該種更新方式需要拆開控制器才能將仿真器連接到MCU，可操作性不強(qiáng)。另外，控制器若是從主電路取電，在升級過程中則可能存在安全隱患，也容易出現(xiàn)應(yīng)用程序更新失敗的情況，從而使得程序升級工作效率偏低[10-11]。因此，本文提出了一種基于以太網(wǎng)通信的可靠、穩(wěn)定、高效的MCU應(yīng)用程序升級方法。

本文使用的F28377D芯片包括兩個內(nèi)核，每個內(nèi)核都有其獨立的片內(nèi)RAM和片內(nèi)Flash，供每個內(nèi)核自身使用[12]。每個內(nèi)核的片內(nèi)Flash分為兩個區(qū)間，分別存儲其對應(yīng)的Boot程序和應(yīng)用程序[13]。內(nèi)核CPU1可與上位機(jī)進(jìn)行以太網(wǎng)通信，通過上位機(jī)實現(xiàn)將應(yīng)用程序裝載到片內(nèi)FLASH中存儲應(yīng)用程序的區(qū)間[14]。F28377D程序遠(yuǎn)程更新主要分為以下幾個步驟：

（1）上位機(jī)通過以太網(wǎng)向F28377D發(fā)出更新請求。

（2）F28377D控制其內(nèi)核CPU1和內(nèi)核CPU2處于應(yīng)用程序更新狀態(tài)。

（3）上位機(jī)通過以太網(wǎng)將升級程序發(fā)送給內(nèi)核CPU1和/或內(nèi)核CPU2。

（4）MCU根據(jù)接收到的升級程序?qū)?yīng)的應(yīng)用程序進(jìn)行升級。

F28377D的內(nèi)核CPU1更新程序詳細(xì)步驟如下：

（1）上位機(jī)將升級程序分為多頁數(shù)據(jù)包，并依次將每頁數(shù)據(jù)包發(fā)送給內(nèi)核CPU1。

（2）內(nèi)核CPU1依次對數(shù)據(jù)包進(jìn)行頁校驗。若頁校驗通過，則將該頁數(shù)據(jù)包存儲到內(nèi)核CPU1中；否則上位機(jī)重新發(fā)送對應(yīng)頁數(shù)據(jù)包。若同一頁數(shù)據(jù)包頁校驗3次均不通過，則停止升級。

（3）當(dāng)升級程序的所有頁數(shù)據(jù)包均被存儲于內(nèi)核CPU1中時，內(nèi)核CPU1對接收到的升級程序進(jìn)行程序校驗；若程序校驗通過，則上位機(jī)提示升級程序成功，否則提示升級程序失敗。

F28377D的內(nèi)核CPU2更新程序詳細(xì)步驟如下：

（1）上位機(jī)將升級程序分為多頁數(shù)據(jù)包，并依次將每頁數(shù)據(jù)包發(fā)送給內(nèi)核CPU1。

（2）內(nèi)核CPU1將接收到的數(shù)據(jù)包依次發(fā)送給內(nèi)核CPU2。

（3）內(nèi)核CPU2對讀取的數(shù)據(jù)包進(jìn)行頁校驗。若頁校驗通過，則將該頁數(shù)據(jù)包存儲到內(nèi)核CPU2中；否則上位機(jī)重新發(fā)送對應(yīng)頁數(shù)據(jù)包。若同一頁數(shù)據(jù)包頁校驗3次均不通過，則停止升級。

（4）當(dāng)升級程序的所有頁數(shù)據(jù)包均存儲于內(nèi)核CPU2中時，內(nèi)核CPU2對接收到的升級程序進(jìn)行程序校驗；若程序校驗通過，則上位機(jī)提示升級程序成功，否則提示升級程序失敗。

3 結(jié)語

基于目前工業(yè)實時控制器平臺架構(gòu)復(fù)雜、成本高等問題，本文提出并設(shè)計了基于F28377D的控制系統(tǒng)軟件平臺方案。該方案不僅滿足了工業(yè)實時控制器的功能需求，同時改變了傳統(tǒng)平臺的開發(fā)方式，實現(xiàn)了平臺的集約型開發(fā)，原有平臺開發(fā)需要3人，每人開發(fā)用時2個月，本方案設(shè)計平臺只需1人開發(fā)，開發(fā)用時3個月，縮短了平臺開發(fā)周期；另外，原有平臺需要“ARM+FPGA+DSP”3塊芯片，而本方案只需要單片F(xiàn)2837TD芯片，簡化了平臺數(shù)據(jù)流，控制器降本約30%。該平臺在空調(diào)螺桿機(jī)變頻器產(chǎn)品上批量裝機(jī)應(yīng)用數(shù)千套，連續(xù)穩(wěn)定無故障運行一年以上，驗證了該平臺的可靠性。

為了滿足工業(yè)實時控制器日益增加的應(yīng)用需求，后續(xù)本平臺可以利用其內(nèi)部協(xié)處理器，將故障診斷及旋變軟解碼等功能布局在協(xié)處理器內(nèi)，以實現(xiàn)單芯片4核控制。