趙曉松，顧 祥，張慶東，吳建偉，洪根深

（中科芯集成電路有限公司，江蘇無錫 214072）

1 引言

半導(dǎo)體技術(shù)已經(jīng)覆蓋如手機(jī)、可穿戴設(shè)備、個人計(jì)算機(jī)、網(wǎng)絡(luò)、安防、汽車等各類應(yīng)用領(lǐng)域。其中，網(wǎng)絡(luò)通信、數(shù)據(jù)處理、個人電子設(shè)備和汽車電子占據(jù)了絕大部分的半導(dǎo)體市場，是半導(dǎo)體市場的主要推動力。這些領(lǐng)域中，5G 技術(shù)、人工智能和汽車電子等不僅要求半導(dǎo)體器件具有較高的集成度，而且對功耗、射頻能力和應(yīng)用環(huán)境等也提出了要求。器件需要具備超低功耗和惡劣環(huán)境下優(yōu)良的可靠性，同時(shí)要保持足夠的性能和較低的成本以使用戶能夠接受。

全耗盡絕緣層上硅（Fully Depleted Silicon on Insulator, FDSOI）借助埋氧層（Buried Oxide, BOX）上超薄的硅膜和獨(dú)有的體偏置技術(shù)滿足了以上領(lǐng)域?qū)τ谄骷囊螅呀?jīng)被應(yīng)用在多個技術(shù)節(jié)點(diǎn)上。相比于體硅技術(shù)，F(xiàn)DSOI 具備更好的短溝道效應(yīng)控制能力、更小的器件波動、更低的電容和結(jié)漏電，在單個器件性能上FDSOI 技術(shù)占據(jù)很大優(yōu)勢，而且FDSOI 技術(shù)能夠和主流的體硅工藝兼容，大大節(jié)省了開發(fā)成本。除此之外，F(xiàn)DSOI 具有獨(dú)特的體偏置能力，使得FDSOI 能夠不借助工藝的調(diào)整而動態(tài)調(diào)整器件的閾值電壓，實(shí)現(xiàn)性能和功耗的良好平衡。本文聚焦FDSOI 的技術(shù)優(yōu)勢，同時(shí)對FDSOI 的生態(tài)環(huán)境進(jìn)行介紹，從而闡釋FDSOI 的技術(shù)特點(diǎn)、應(yīng)用情況和未來前景。

2 FDSOI 技術(shù)特點(diǎn)

主流的半導(dǎo)體工藝目前主要采用鰭型場效應(yīng)晶體管（Fin Field Effect Transistor,FinFET）和圍柵（Gate All Around,GAA）架構(gòu)，通過將平面工藝中的溝道立體化實(shí)現(xiàn)更高的集成度和更好的電學(xué)特性。FDSOI 工藝仍然延用平面工藝，通過引入BOX 層和采用超薄頂層硅實(shí)現(xiàn)對器件溝道的有效控制。例如，意法半導(dǎo)體28 nm FDSOI 工藝采用12 nm 頂層硅、25 nm BOX[1]，格芯22 nm FDSOI 工藝采用小于7 nm 的頂層硅[2]。BOX 的引入增強(qiáng)了FDSOI 的射頻應(yīng)用能力，提高了極端環(huán)境下的可靠性。除此之外，F(xiàn)DSOI 引入了非摻雜溝道以減小閾值電壓波動，提高器件的一致性，采用獨(dú)有的體偏置技術(shù)以適應(yīng)低功耗應(yīng)用的要求。在制造方面，F(xiàn)DSOI 與主流體硅工藝兼容，可以沿用大部分制造工藝。

總體而言，F(xiàn)DSOI 技術(shù)在集成度和性能上略差于主流FinFET 工藝，但是其在功耗、設(shè)計(jì)和制造成本、射頻能力上擁有顯著優(yōu)勢，是低功耗應(yīng)用領(lǐng)域的重要備選方案[3]。

2.1 全介質(zhì)隔離

FDSOI 技術(shù)通過BOX 層和淺槽隔離（Shallow Trench Isolation,STI）的引入即可實(shí)現(xiàn)單個器件的縱向和橫向的全介質(zhì)隔離，消除了器件間的漏電和互補(bǔ)金屬氧化物半導(dǎo)體晶體管（Complementary Metal Oxide Semiconductor Transistor,CMOS）結(jié)構(gòu)的閂鎖效應(yīng)。源漏寄生電容的減小也會加快器件的操作速度。對于模擬電路而言，全介質(zhì)隔離的引入減小了襯底的耦合和器件間的干擾，這使得FDSOI 能夠有更好的頻率特性。結(jié)構(gòu)的簡化使FDSOI 相對平面硅工藝可以實(shí)現(xiàn)更小的版圖設(shè)計(jì)。

2.2 超薄非摻雜溝道

平面體硅工藝中，器件主要依靠增加溝道摻雜濃度或者暈環(huán)注入實(shí)現(xiàn)器件等比例縮小中短溝道效應(yīng)的控制，但是濃度的增加會導(dǎo)致帶隧穿增強(qiáng)和隨機(jī)摻雜起伏，進(jìn)而引起柵極誘導(dǎo)漏電流（Gate Induced Drain Leakage,GIDL）和器件參數(shù)波動。

FDSOI 采用超薄的頂層硅，通過將溝道區(qū)厚度控制在柵長的1/4 來提高柵極控制能力，減小短溝道效應(yīng)，因此，F(xiàn)DSOI 中不需要通過摻雜來調(diào)控。超薄非摻雜的溝道在柵極作用下處于全耗盡狀態(tài)，從柵極出發(fā)的電場線不能終止于非摻雜的溝道，只能終止于BOX下方的鏡像電荷，這就使得電場線分布更加一致，減小了器件閾值的波動[4]，從而消除了隨機(jī)雜質(zhì)起伏的影響。對于模擬電路，取消溝道和暈環(huán)注入還能夠?qū)崿F(xiàn)比體硅更低的噪聲和更高的增益。

超薄的頂層硅結(jié)構(gòu)有效減小了器件的有效電荷收集體積，相比于部分耗盡絕緣層上硅（Partially Depleted Silicon on Insulator,PDSOI）和FinFET 具有更強(qiáng)的抗單粒子能力。

2.3 超薄埋氧及體偏置

FDSOI 的晶體管結(jié)構(gòu)相比于體硅和PDSOI 具有更強(qiáng)的體效應(yīng)，因此能夠?qū)崿F(xiàn)有效的體偏置，進(jìn)而實(shí)現(xiàn)閾值電壓的調(diào)整。BOX 厚度的選擇需要在增強(qiáng)體偏置能力和減小源/漏襯底電容之間進(jìn)行折中設(shè)計(jì)。體硅中寄生漏電流的存在限制了體偏置能力，PDSOI 中較厚的BOX 層使得體效應(yīng)對溝道影響較小，兩者均難以實(shí)現(xiàn)有效的體偏置。FDSOI 中BOX 阻擋了源漏到襯底的寄生電流，較小的厚度也提供了可觀的體效應(yīng)，因此，可以通過體偏置技術(shù)實(shí)現(xiàn)更廣的閾值電壓設(shè)計(jì)。意法半導(dǎo)體通過施加3 V 的前向體偏置（Forward Body Bias,FBB）實(shí)現(xiàn)低工作電壓（0.5 V）5.5倍、高工作電壓（1 V）34%的性能提升，通過施加3 V的反向體偏置（Reverse Body Bias, RBB）將漏電流縮小到原來的2%[5]。格芯通過體偏置技術(shù)實(shí)現(xiàn)了應(yīng)用于0.40～0.62 V 的不同閾值電壓的器件，以覆蓋從低壓操作單元到具有高密度高電流特點(diǎn)的位單元[2]。

FDSOI 獨(dú)有體偏置技術(shù)的應(yīng)用可以實(shí)現(xiàn)比主流體硅工藝更加靈活的閾值調(diào)整策略，對于實(shí)現(xiàn)功耗、性能和研發(fā)難度的平衡具有重要意義。

2.4 工藝成本

平面體硅工藝中，隨著工藝節(jié)點(diǎn)的減小，單位面積晶體管數(shù)量增加，每個柵極的成本不斷降低。與之相反，晶圓的費(fèi)用以及良率的降低會使得每個柵極成本提高。當(dāng)工藝節(jié)點(diǎn)進(jìn)入22 nm，F(xiàn)inFET 取代平面工藝，每個柵極的成本隨著工藝節(jié)點(diǎn)的演進(jìn)而逐漸增加，其主要原因在于FinFET 的工藝更加復(fù)雜，需要處理三維結(jié)構(gòu)下的工藝設(shè)計(jì)（摻雜、刻蝕、沉積等）。三星3 nm 節(jié)點(diǎn)的GAA 工藝則采用了堆疊納米片結(jié)構(gòu)[6]，增加了器件制備中多晶柵刻蝕、SiGe 去除、圍柵制備的工藝難度，使工藝加工難度和良率成為難題。

延續(xù)平面工藝的FDSOI 工藝在成本方面則有著顯著優(yōu)勢。FDSOI 通過沿用體硅工藝可以減小大量工藝開發(fā)成本，其簡單的器件結(jié)構(gòu)則可以節(jié)省部分制造費(fèi)用。意法半導(dǎo)體28 nm FDSOI 工藝中，85%的工藝與體硅28 nm 工藝相同，14%的工藝由體硅28 nm 工藝優(yōu)化調(diào)整而來，僅有2%的工藝是FDSOI 工藝獨(dú)有。其簡化的源漏電極制備和溝道摻雜工藝節(jié)省了制版費(fèi)和工藝加工費(fèi)用，而且簡化的工藝對良率的提升進(jìn)一步降低了整體的費(fèi)用。從工藝成本角度來說，F(xiàn)DSOI比FinFET 和GAA 容易實(shí)現(xiàn)收益和制造能力平衡。

3 FDSOI 生態(tài)環(huán)境

FDSOI 和FinFET 均是半導(dǎo)體技術(shù)從28 nm 節(jié)點(diǎn)步入22 nm 節(jié)點(diǎn)時(shí)的可選項(xiàng)，但是由于當(dāng)時(shí)FDSOI 襯底技術(shù)不夠成熟和集成度不及FinFET 等原因，Intel率先在22 nm 節(jié)點(diǎn)采用FinFET 工藝，推動了FinFET生態(tài)環(huán)境的發(fā)展，使FinFET 成為主流的半導(dǎo)體技術(shù)。

FDSOI 自被提出起一直吸引著業(yè)界的目光。Leti推動了各個節(jié)點(diǎn)FDSOI 的器件研究和開發(fā)，Soitec 完善了FDSOI 襯底的制備，使FDSOI 的工藝制備成為可能，隨后FDSOI 的生態(tài)環(huán)境建設(shè)開始加速，意法半導(dǎo)體、三星和格芯開始開發(fā)和引入FDSOI 工藝，恩智浦半導(dǎo)體、索尼、Mobileye、Lattice 開始采用FDSOI 進(jìn)行器件設(shè)計(jì)，推動了FDSOI 知識產(chǎn)權(quán)（Intellectual Property,IP）的開發(fā)和完善。隨著5G、汽車電子和邊緣計(jì)算的發(fā)展，F(xiàn)DSOI 的優(yōu)勢逐漸凸顯，其發(fā)展將進(jìn)一步加速。

3.1 襯底

FDSOI 器件的溝道作為核心部分決定了器件的電學(xué)特性和工藝加工難度?？紤]到器件溝道全耗盡的實(shí)現(xiàn)和工藝過程中硅的消耗，頂層硅厚度需要保持在10 nm 左右。頂層硅厚度和BOX 層厚度會顯著影響器件特性，是器件波動的主要影響因素之一，而不是像FinFET，器件波動來源于Fin 的尺寸設(shè)計(jì)和工藝制備。這就對SOI 襯底的片間一致性和片內(nèi)均一性提出了要求，增加了襯底制備難度。

早期多種SOI 襯底制備技術(shù)如介電隔離、外延生長快速熱熔、多孔氧化、外延層轉(zhuǎn)移等都被研究過，但是由于特性、成本和產(chǎn)能等問題都未能應(yīng)用至今。當(dāng)前主流的SOI 襯底制備技術(shù)主要有注氧隔離（Separation by Implantation of Oxygen,SIMOX）技術(shù)、鍵合后刻蝕（Bonding and Etch-Back SOI,BESOI）技術(shù)和Smart Cut 技術(shù)3 種。

其中SIMOX 技術(shù)主要是通過離子注入和退火工藝實(shí)現(xiàn)，而后兩者主要基于直接鍵合技術(shù)。SIMOX 技術(shù)通過在硅片內(nèi)注入氧離子后高溫退火形成BOX層，BESOI 主要通過將制備了熱氧層的兩個硅片鍵合，而后依據(jù)厚度要求對硅進(jìn)行刻蝕去除得到SOI 結(jié)構(gòu)，Smart Cut 與BESOI 類似，但是在鍵合前熱氧通過輕離子（H，He）被注入制備埋層，鍵合后通過機(jī)械力將硅從埋層分離，從而得到SOI 結(jié)構(gòu)。SIMOX 由于需要借助離子注入，導(dǎo)致頂層硅的硅膜質(zhì)量要比注入之前差，而且熱氧形成的BOX 層和硅之間會存在過渡層，難以滿足FDSOI 器件性能要求。同時(shí)，離子注入難以實(shí)現(xiàn)超薄埋氧和頂層硅的制備，不能滿足先進(jìn)制程對于襯底厚度的要求。BESOI 技術(shù)和Smart Cut 技術(shù)類似，通過鍵合技術(shù)規(guī)避了SIMOX 的問題，不過BESOI技術(shù)制備一片SOI 襯底需要兩片硅片，而Smart Cut技術(shù)可以實(shí)現(xiàn)硅片的再利用，降低了SOI 襯底的制造成本。Soitec 通過Smart Cut 技術(shù)實(shí)現(xiàn)了硅膜厚度均一性SOI 襯底的制備，滿足了65 nm 到12 nm 甚至更小節(jié)點(diǎn)對于SOI 襯底的需求[7]，為FDSOI 的研發(fā)和生產(chǎn)掃除了襯底方面的障礙。

Soitec 獨(dú)力開發(fā)了Smart Cut 技術(shù)，并將此項(xiàng)專利授權(quán)給信越化學(xué)（Shinetsu）、環(huán)球晶圓（GlobalWafers）和新傲（SIMGUI）使用。2019 年全球SOI 市場份額中Soitec 占據(jù)60%，隨后為信越化學(xué)（25%）、環(huán)球晶圓（5%）和新傲（2%），從中可以看出Smart Cut 技術(shù)已經(jīng)成為SOI 襯底制備的主流技術(shù)。

雖然SOI 材料在特性上已經(jīng)能夠滿足器件特性需求，但是SOI 襯底價(jià)格遠(yuǎn)高于體硅，使得其總體成本不能顯著下降，制約了FDSOI 技術(shù)的進(jìn)一步推廣。

3.2 技術(shù)研發(fā)

3.2.1 FDSOI 工藝技術(shù)

FDSOI 器件是胡正明教授為解決器件難以延續(xù)摩爾定律微縮而提出的一種解決方案。在FDSOI 研究的推動和后續(xù)發(fā)展中，Leti 占據(jù)了重要地位，Leti 自2005 年后與IBM、意法半導(dǎo)體、三星、格芯等公司合作，開展了28 nm、22 nm、12 nm 以及亞10 nm FDSOI的前期開發(fā)。

2008 年Leti 公司的WEBER 聯(lián)合Soitec 和意法半導(dǎo)體的研究人員對FDSOI 的溝道設(shè)計(jì)進(jìn)行了研究，指出采用超薄非摻雜溝道能夠有效控制器件閾值電壓的波動性[4]。

2012 年IBM、意法半導(dǎo)體、格芯、Renesas、Soitec、Leti 等公司的研究人員針對14 nm 節(jié)點(diǎn)FDSOI 技術(shù)進(jìn)行研究，提出了雙STI 隔離技術(shù)以實(shí)現(xiàn)更加靈活的體偏置能力[8]和應(yīng)變SiGe 溝道以提升pFET 的性能[9]。同年，意法半導(dǎo)體和Leti 開發(fā)了28 nm FDSOI 技術(shù)平臺，主要針對高速低壓數(shù)字應(yīng)用[1]。

2013 年意法半導(dǎo)體的LIU 等人聯(lián)合Leti、IBM、Renesas、Soitec 和格芯公司的研究人員，實(shí)現(xiàn)了柵長20 nm、BOX 25 nm 的高性能FDSOI 器件[10]，首次展示了SiGe 溝道pFET 器件的低閾值波動，證實(shí)了FDSOI具備從28 nm 微縮到14 nm 的能力。Leti 的MORVAN等人聯(lián)合意法半導(dǎo)體的研究人員首次實(shí)現(xiàn)了后柵（Gate-Last）工藝的FDSOI 器件，并對柵極可靠性和器件特性進(jìn)行了評估，其制備的器件柵長縮小到了15 nm[11]。Leti 和意法半導(dǎo)體等公司評估了FDSOI 微縮到10 nm 節(jié)點(diǎn)的主要困難及解決方案，例如，減薄SOI層[12]或者BOX 層以實(shí)現(xiàn)柵長的進(jìn)一步微縮、采用應(yīng)力優(yōu)化技術(shù)等[13-14]以提升器件直流特性、減小電容提升交流性能、采用雙STI 結(jié)構(gòu)實(shí)現(xiàn)電路級優(yōu)化。Leti 的POIROUX 等人聯(lián)合意法半導(dǎo)體的研究人員對FDSOI的物理模型進(jìn)行了研究提取，首次實(shí)現(xiàn)了可供業(yè)界使用的有效模型[15]。

2014 年Leti 的ANDRIEU 等人和意法半導(dǎo)體的研究人員聯(lián)合評估了版圖設(shè)計(jì)對雙溝道（應(yīng)變SOI 襯底用于nFET，應(yīng)變硅鍺溝道用于pFET）器件的影響，通過優(yōu)化版圖使nFET 和pFET 的遷移率分別提升了10%和20%[16]。意法半導(dǎo)體針對14 nm 工藝節(jié)點(diǎn)提出了用原位摻雜外延技術(shù)改善源漏電阻[14]，用應(yīng)變SiGe溝道改善pFET 驅(qū)動能力。同時(shí)，意法半導(dǎo)體的WEBER 等人聯(lián)合Leti 和IBM 的研究人員展示了14 nm FDSOI 在高性能低能耗應(yīng)用中的能力，并展示了相同速度下環(huán)形振蕩器40%的動態(tài)功耗減少以及高性能和低功耗應(yīng)用的閾值需求解決方案[17]。

2016 年，魯汶大學(xué)的KAZEMI 等人聯(lián)合Leti 和意法半導(dǎo)體的研究人員對28 nm FDSOI 技術(shù)的射頻能力進(jìn)行了評估，他們提取了FDSOI 器件的寄生參數(shù)，發(fā)現(xiàn)FDSOI 展示了更好的截止頻率（約280 GHz）和最大振蕩頻率（約250 GHz）[18]。同年，意法半導(dǎo)體的GHOULI 等人驗(yàn)證了Leti UTSOI 模型在模擬和射頻建模中的準(zhǔn)確度和有效性[19]。2017 年Leti 和意法半導(dǎo)體的BERTHELON 等人針對10 nm FDSOI 技術(shù)開發(fā)了DITO（Dual Isolation by Trenches and Oxidation）技術(shù)，提高了SiGe 溝道的應(yīng)力和體偏置效率，實(shí)現(xiàn)了36%的PMOSFET 驅(qū)動電流增加[20]。

FDSOI 技術(shù)發(fā)展路徑已經(jīng)被Leti 等公司所展示，闡明了FDSOI 進(jìn)入10 nm 節(jié)點(diǎn)的技術(shù)可行性。目前商用FDSOI 的先進(jìn)節(jié)點(diǎn)為28 nm（意法半導(dǎo)體，三星）和22 nm（格芯），代工廠開發(fā)節(jié)點(diǎn)聚焦在18 nm（三星）和12 nm（格芯），還未達(dá)到10 nm 節(jié)點(diǎn)。技術(shù)的預(yù)先研究領(lǐng)先代工廠2 個節(jié)點(diǎn)，使得FDSOI 節(jié)點(diǎn)進(jìn)一步演進(jìn)面臨的技術(shù)挑戰(zhàn)變小。

3.2.2 FDSOI 產(chǎn)品開發(fā)

近幾年，F(xiàn)DSOI 技術(shù)路徑已經(jīng)被很好地展示，研究人員開始將目光投向FDSOI 的產(chǎn)品開發(fā)和場景應(yīng)用上。

2015 年伯克利大學(xué)的KWAK 等人基于28 nm FDSOI 實(shí)現(xiàn)了工作電壓1 V 時(shí)550～2260 MHz、0.4 V時(shí)35 MHz 的可自我調(diào)節(jié)的時(shí)鐘發(fā)生器，占據(jù)面積為1120 μm2，功耗為2.7 mW[21]。伯克利大學(xué)的DUAN 等人基于28 nm FDSOI 工藝實(shí)現(xiàn)了6 位46 GS/s 的模數(shù)轉(zhuǎn)換器（Analog-to-Digital Converter，ADC）的制備[22]。

2016 年Leti 的FRANCESCHI 等人聯(lián)合法國格勒諾布爾大學(xué)的研究人員基于FDSOI 實(shí)現(xiàn)了量子處理器[23]。魯汶大學(xué)的STREEL 等人實(shí)現(xiàn)了首個基于28nm FDSOI 的超低功耗接收器片上系統(tǒng)（System on a Chip，SoC），能效為14 pJ/bit，適用于802.15.4a 接收器[24-25]。

2017 年Leti 的ZAINI 等人基于28 nm FDSOI 體偏置技術(shù)，實(shí)現(xiàn)了可調(diào)超低功耗無電感低噪聲放大器，通過控制偏置和背柵電壓，可以實(shí)現(xiàn)16 dB 電壓增益下300 μW 的低功耗[26]。格勒諾布爾大學(xué)的DIRANI等人系統(tǒng)性地分析了基于28 nm FDSOI 工藝制備的無電容1T-DRAM，他們采用Z2-FET 作為存儲器單元，并實(shí)現(xiàn)了低編程電壓下大的電流容寬和可忽略的漏電流[27]。Leti 的KADURA 等人通過集成FDSOI晶體管與BOX 層下方的二極管，實(shí)現(xiàn)了有效的光探測器，也證實(shí)了靜態(tài)隨機(jī)存儲器（Static Random Access Memory,SRAM）單元可以被光控制[28]。

2018 年Leti 的TRIANTOPOULOS 等人首次評估了FDSOI 三維集成中的自熱效應(yīng)[29]。格芯的DüNKEL等人基于22 nm FDSOI 技術(shù)實(shí)現(xiàn)了鐵電場效應(yīng)晶體管的嵌入式非揮發(fā)存儲器，達(dá)到了105以上的擦寫次數(shù)和高達(dá)300 ℃的工作溫度[30]。

2019 年意法半導(dǎo)體的ARNAUD 等人基于28 nm FDSOI 技術(shù)實(shí)現(xiàn)了嵌入式16 MB 相變存儲器和帶有高模擬性能的5 V 晶體管以用于汽車電子微控制應(yīng)用[31]。恩智浦半導(dǎo)體的DINH 等人基于28nm FDSOI工藝針對高性能射頻器件進(jìn)行了設(shè)計(jì)，實(shí)現(xiàn)了具有良好射頻性能的橫向擴(kuò)散金屬氧化物半導(dǎo)體（Laterally Diffused Metal Oxide Semiconductor,LDMOS）、插指電容、變壓器、電感等元件以用于瓦級功耗的射頻放大器制備，其射頻特性與先進(jìn)的SiGe 和GaAs 工藝相同，尤其是首次實(shí)現(xiàn)了截止頻率100 GHz 的3.3 V/5 V的射頻LDMOS[32]。Leti 的HAMEAU 等人利用28 nm FDSOI 技術(shù)設(shè)計(jì)了射頻功率放大器和低噪聲放大器[33]，展示了FDSOI 技術(shù)的射頻場景應(yīng)用能力。法國格勒諾布爾大學(xué)的SANDRINI 等人實(shí)現(xiàn)了氧化電阻存儲器（Oxide Resistive Memories）嵌入式解決方案與FDSOI工藝平臺的兼容[34]。德國德累斯頓和格芯基于22 nm FDSOI 技術(shù)實(shí)現(xiàn)了ARM Cortex-M4 的微控制單元（Microprogrammed Control Unit,MCU），達(dá)到了世界領(lǐng)先的能效。

2020 年Leti 的ANSALONI 等人基于FDSOI 實(shí)現(xiàn)了一維量子寄存器中自旋比特的讀出[35]。Leti 的VIVET 等人完成了基于28 nm FDSOI 的6 芯粒（Chiplets）、65 nm CMOS 和插入器集成，實(shí)現(xiàn)了低延遲、低能耗的96 核心處理器[36]。PRINZIE 等人基于22 nm FDSOI 實(shí)現(xiàn)了5.8～7.2 GHz 的安定時(shí)間小于2 μs 的合成器[37]。ARM 公司的BOUJAMAA 基于FDSOI 工藝實(shí)現(xiàn)了14.7 Mb/mm2的自旋轉(zhuǎn)矩磁阻隨機(jī)存取存儲器（Spin-Transfer Torque Magneto resistive Random Access Memory,STT-MRAM），對于嵌入式應(yīng)用來說是已有報(bào)道的最優(yōu)密度[38]。伯克利大學(xué)的WRIGHT 等人在美國國防部高級研究計(jì)劃局（DARPA）的支持下基于28 nm FDSOI 實(shí)現(xiàn)了一個雙核RISC-V 矢量處理器[39]。意法半導(dǎo)體的ARNAUD 等人開發(fā)了基于28 nm FDSOI 的嵌入式相變存儲器用于汽車電子微控制器應(yīng)用，實(shí)現(xiàn)了超高密度單元和三極管選擇器的集成[40]。波爾多大學(xué)的TARIS 聯(lián)合Leti 的研究人員基于28 nm FDSOI 實(shí)現(xiàn)了針對超低功耗應(yīng)用的多模射頻CMOS 低噪聲放大器[41]。

2021 年蘇黎世大學(xué)的NOVELLO 等人基于22 nm FDSOI CMOS 實(shí)現(xiàn)了2.3 GHz 全集成的DC-DC 轉(zhuǎn)換器，最高效率為78.1%[42]。意法半導(dǎo)體的ABOUZEID 等人基于28 nm FDSOI 實(shí)現(xiàn)了總劑量效應(yīng)動態(tài)補(bǔ)償?shù)目馆椪占庸藽ortex-R4F SoC，抗總劑量能力達(dá)到50 krad（Si）[43]。魯汶大學(xué)PAUL 等人基于28 nm FBB FDSOI 技術(shù)實(shí)現(xiàn)了集成超低漏電SRAM和具有可調(diào)工藝、電壓、溫度補(bǔ)償?shù)某凸腃ortex-M0 MCU，相比于14 nm FinFET 工藝[44]、40 nm超低功耗eFlash 工藝和55 nm 深耗盡溝道工藝[45]均有了不同程度的提升[46]。

FDSOI 的應(yīng)用領(lǐng)域主要向嵌入式、模擬/射頻和極端環(huán)境（高溫、輻射）方向拓展，主要面向汽車電子、物聯(lián)網(wǎng)和極端環(huán)境中的低功耗應(yīng)用。目前相關(guān)產(chǎn)品IP相比主流體硅或FinFET 工藝遠(yuǎn)遠(yuǎn)不足，成熟度較低。隨著IP 的完善、市場需求的增強(qiáng)和技術(shù)的推廣，F(xiàn)DSOI 技術(shù)對于上述領(lǐng)域的支撐能力將被進(jìn)一步發(fā)掘和應(yīng)用。

3.3 代工廠（Foundries）

當(dāng)前產(chǎn)業(yè)界主流的工藝節(jié)點(diǎn)是28 nm 和22 nm，3個主要代工廠是格芯、意法半導(dǎo)體和三星。

3.3.1 格芯

格芯是一家位于美國加利福尼亞的半導(dǎo)體代工廠商。目前FDSOI 工藝節(jié)點(diǎn)為22 nm，命名為22FDX系列。格芯的22FDX 工藝于2016 年開發(fā)完畢[2]，2017年投入生產(chǎn)，2020 年對工藝進(jìn)行優(yōu)化，推進(jìn)到22FDX+。

22FDX 工藝平臺含有4 個核心器件閾值選項(xiàng)、2個I/O 閾值選項(xiàng)，集成3.3 V/5 V/6.5 V LDMOS、射頻后端能力以及背柵偏置能力。IP 涵蓋基礎(chǔ)IP、接口IP、無線互聯(lián)IP、非揮發(fā)存儲器IP、模擬IP 及其核心IP。22FDX 平臺包含如下4 個類型：a）22FD-ulp，應(yīng)用于手機(jī)應(yīng)用中不昂貴的SoC，工藝使用體偏置，相比于0.9 V 28 nm HKMG 工藝，其功耗減少了超過70%，操作電壓為0.4 V；b）22FD-uhp，應(yīng)用于帶有模擬集成的網(wǎng)絡(luò)應(yīng)用，制造技術(shù)使用了前向體偏置、優(yōu)化的金屬層以及支持0.95 V 的過載；c）22FD-ull，主要用于物聯(lián)網(wǎng)器件，特征漏電流低到1 pA/μm，制造技術(shù)包含可變的體偏置以及其他降低功耗的能力設(shè)計(jì)；d）22FD-rfa，主要用于射頻和模擬應(yīng)用，包括制造大規(guī)模射頻應(yīng)用，例如LTE-A 手機(jī)收發(fā)器、毫米波雷達(dá)和高階MIMO WiFi 芯片組合。

22FDX 工藝平臺主要針對消費(fèi)者應(yīng)用中的低端應(yīng)用處理器、物聯(lián)網(wǎng)、可穿戴設(shè)備、汽車電子、毫米波雷達(dá)、5G、SoC 等[47]，代表產(chǎn)品為低功耗SoC，借助FDSOI 集成射頻能力、超低漏電和高能效的優(yōu)勢實(shí)現(xiàn)超低功耗SoC 產(chǎn)品。22FDX+增強(qiáng)了數(shù)字和射頻功能，以優(yōu)化射頻前端模塊設(shè)計(jì)。

3.3.2 三星

三星獲得了意法半導(dǎo)體的28 nm FDSOI 工藝許可，并利用它創(chuàng)建了三星的28 nm FDSOI 工藝，命名為28FDS。28FDS 于2015 年投入生產(chǎn)，目前大批量生產(chǎn)17 種產(chǎn)品，而且三星的18 nm FDSOI 工藝也在開發(fā)中，暫定命名為18FDS。18FDS 工作電壓為0.8 V，后端采用三星的成熟14 nm FinFET 技術(shù)，面積比28FDS 減少了35%。相比28FDS，18FDS 還提升了22%的性能并降低了37%的功耗。

三星的FDSOI 工藝平臺針對射頻應(yīng)用和嵌入式MRAM 進(jìn)行了設(shè)計(jì)，提供達(dá)400 GHz 以上的最大頻率（fmax），并可應(yīng)用于汽車電子。

3.3.3 意法半導(dǎo)體

意法半導(dǎo)體由意大利SGS 微電子和法國Thomson 半導(dǎo)體公司合并而成，于2012 年推出了28 nm FDSOI，生產(chǎn)自他們的Crolles Ⅱ300 mm 晶圓廠。與意法半導(dǎo)體的28 nm 體硅工藝相比，28 nm FDSOI 工藝的性能提高了32%～84%。意法半導(dǎo)體也與Leti 聯(lián)合開發(fā)了14 nm 工藝，但是還沒有投入生產(chǎn)。據(jù)報(bào)道，格芯的22FDX FDSOI 工藝也是與意法半導(dǎo)體合作開發(fā)的。

半導(dǎo)體產(chǎn)品線分為兩類：一類是標(biāo)準(zhǔn)產(chǎn)品，如分立器件、功率晶體管、模擬電路構(gòu)件模塊、射頻分立器件等；另一類是專用產(chǎn)品，如SoC、定制電路、專用分立器件、微控制器等。意法半導(dǎo)體FDSOI 28 nm 平臺支持的產(chǎn)品有標(biāo)準(zhǔn)單元、內(nèi)存、I/O、數(shù)據(jù)轉(zhuǎn)換器（24 位高分辨率ADC、DAC）、時(shí)鐘發(fā)生器和特殊IP。

3.4 Fabless 和OEM 公司

3.4.1 恩智浦半導(dǎo)體

恩智浦半導(dǎo)體公司總部位于荷蘭，其產(chǎn)品涵蓋汽車電子、移動設(shè)備、工業(yè)物聯(lián)網(wǎng)、智慧城市、智慧家居和通信基礎(chǔ)設(shè)施等領(lǐng)域，其i.MAX 7 系列和i.MAX 8 系列主要為安全、可穿戴設(shè)備和便攜物聯(lián)網(wǎng)、嵌入式和圖像處理等應(yīng)用提供低功耗解決方案，i.MAX 7/8 中共計(jì)9 款處理器采用了28nmFDSOI 工藝，如表1 所示。

表1 恩智浦i.MAX 系列部分產(chǎn)品

3.4.2 索尼

索尼是日本跨國企業(yè)集團(tuán)，其面向汽車電子、圖像攝像、圖像傳感、手機(jī)和投影等領(lǐng)域的產(chǎn)品覆蓋圖像傳感器、大規(guī)模集成電路、激光二極管和微顯示等方向。

索尼的新一代GPS 采用了28 nm FDSOI 技術(shù)。其CXD5605A 和CXD5610 在連續(xù)追蹤模式下實(shí)現(xiàn)了6 mV 的功耗，并且分別支持可選電源集成電路和雙帶模式。

3.4.3 Dream Chip

Dream Chip 是一家系統(tǒng)級芯片設(shè)計(jì)公司，主要開發(fā)和設(shè)計(jì)汽車電子類的嵌入式軟件和系統(tǒng)，在駕駛輔助、攝像監(jiān)控系統(tǒng)和安全方面均有解決方案，在專用集 成 電 路（Application Specific Integrated Circuit，ASIC）、現(xiàn)場可編程門陣列（Field Programmable Gate Array，F(xiàn)PGA）、SoC 領(lǐng)域均有自己的軟件和硬件IP。他們推出的首款用于汽車高級輔助駕駛系統(tǒng)（Advanced Driver Assistance System，ADAS）的SoC 芯片正是使用了格芯的22 nm 低功耗高性能FDSOI 技術(shù)。

3.4.4 Lattice

Lattice 是一家美國制造商，主要研制高性能可編程邏輯器件。他們于2019 年推出了基于三星28 nm FDSOI 的FPGA 技術(shù)平臺Nexus，同時(shí)推出其首個產(chǎn)品CrossLink-NX，主要用于低功耗器件，也可以用于傳感器管理、硬件安全、5G 設(shè)施和工業(yè)自動化應(yīng)用。

4 結(jié)論

FDSOI 技術(shù)在生態(tài)完備性上難以比肩體硅和FinFET 技術(shù)，目前在產(chǎn)品領(lǐng)域和市場上并沒有較大占比。但是，隨著MOSFET 技術(shù)微縮優(yōu)勢逐漸放緩，F(xiàn)DSOI 技術(shù)在成本、功耗方面的優(yōu)勢逐漸凸顯，尤其是其集成射頻功能的能力，是物聯(lián)網(wǎng)、5G、人工智能、汽車電子等領(lǐng)域的重要選擇。以上領(lǐng)域的快速發(fā)展將推動FDSOI 技術(shù)的整體發(fā)展，隨著FDSOI 技術(shù)生態(tài)環(huán)境的逐漸完善，襯底成本逐步降低、IP 更加完善、產(chǎn)品譜系不斷拓展，最終會使FDSOI 成為以上領(lǐng)域的重要選擇甚至主流技術(shù)。