【摘? ?要】? ?探討《數(shù)字邏輯電路》中觸發(fā)器的應(yīng)用線上教學。從集成邊沿JK觸發(fā)器入手，借助Proteus仿真電路，分析JK觸發(fā)器的電路結(jié)構(gòu)、功能真值表、卡諾圖、特征方程、狀態(tài)轉(zhuǎn)換圖、驅(qū)動表、時序圖等七個方面;由Proteus仿真實踐融合理論分析得出由觸發(fā)器構(gòu)成的應(yīng)用電路，并分析電路功能，總結(jié)規(guī)律，實現(xiàn)了線上教學的時效性、擴展性和靈活性。

【關(guān)鍵詞】? ?數(shù)字邏輯電路;觸發(fā)器;時序圖;卡諾圖

Discussion on the Application Teaching of Trigger in "Digital Logic Circuit"

Wang Huaben

（Anhui Xinhua University， Hefei 230088， China）

【Abstract】? ? This paper discussesonline teaching of the application of triggers in "Digital Logic Circuits" . Starting from the integrated edge JK flip-flop， with the aid of the Proteus simulation circuit， the paper analyzes the circuit structure of the JK flip-flop， functional truth table， Karnaugh map， characteristic equation， state transition diagram， drive table， timing diagram and other seven aspects.Simulated by Proteus Practical fusion theory analysis，the paper obtains the application circuit composed of flip-flops， analyzes the circuit function， summarizes the rules， and realizes the timeliness， scalability and flexibility of online teaching.

【Key words】? ? ?digital logic circuit;triggers; timing diagram;Karnaugh map

〔中圖分類號〕? TN791-4? ? ? ? ? ? ? ? ?〔文獻標識碼〕? A ? ? ? ? ? ? ?〔文章編號〕 1674 - 3229（2022）02- 0123 - 06

0? ? ?引言

新冠疫情使線上教學成為高校不得不選擇的教學形式。計算機類專業(yè)的《數(shù)字邏輯電路》硬件課程從線下轉(zhuǎn)移到線上，無形中難度增大。將仿真教學平臺融入到線上教學中，結(jié)合Proteus仿真實踐與理論進行線上教學，并將《數(shù)字邏輯電路》中觸發(fā)器應(yīng)用到線上教學中，提高了教學效果。觸發(fā)器的應(yīng)用學習過程，如何從簡單的1個觸發(fā)器，拓寬到2個觸發(fā)器、3個觸發(fā)器，再到復(fù)雜的4個觸發(fā)器，怎樣一步一步深入教學，這個過程是必須要思考的問題[1]。電路可以進行拓展，由減法計數(shù)器如何變成加法計數(shù)器，電路中時鐘信號的作用，高級觸發(fā)器如何與低級觸發(fā)器進行級聯(lián)，這些都是教學過程中要思考的問題，從JK觸發(fā)器如何推導(dǎo)D觸發(fā)器、T觸發(fā)器、T′觸發(fā)器，它們之間是如何關(guān)聯(lián)的，如何逐層深入獲取信息，仿真電路在整個分析過程中所起到的作用，本文針對這些問題，探討《數(shù)字邏輯電路》中觸發(fā)器的應(yīng)用教學。

1? ? ?JK觸發(fā)器

Proteus仿真軟件中74LS112的仿真電路符號如圖1所示。

74LS112仿真電路符號可以分為五個部分：輸入端J、K;時鐘信號CLK，下降沿觸發(fā)有效;清零端R，低電平觸發(fā)有效;置1端S，低電平觸發(fā)有效;互補輸出端Q、Q′。 74LS112的仿真電路如圖2所示。

分別給74LS112的五個部分加載信號，這里的清零和置1優(yōu)先級別最高，只要R、S處于相異狀態(tài)，觸發(fā)器就鎖定在清零狀態(tài)或者置1狀態(tài)，R=0，S=1或者R=1，S=0，此時觸發(fā)器的狀態(tài)跟R一致，R、S其實就是設(shè)置觸發(fā)器的初始狀態(tài)[2-3]。通過仿真實驗可以得出實驗結(jié)果，從Proteus仿真電路圖可以做6組仿真實驗。

第一組清零實驗，當R處于低電平時候，輸出為0;第二組置“1”實驗，當S處于低電平時候，輸出為1;第三組仿真實驗：當輸入信號J、K分別是0、0時，輸出狀態(tài)保持原來狀態(tài);第四組仿真實驗：當輸入信號J、K分別是0、1時，輸出狀態(tài)保持J的狀態(tài);第五組仿真實驗：當輸入信號J、K分別是1、0時，輸出狀態(tài)保持J的狀態(tài);第六組仿真實驗：當輸入信號J、K分別是1、1時，輸出狀態(tài)取非。把以上六組仿真實驗總結(jié)74LS112的功能真值表如表1所示。

從74LS112的功能真值表可以分析JK觸發(fā)器的特點：清零、置1的設(shè)定;CP下降沿觸發(fā)有效;觸發(fā)器初始狀態(tài)Q的設(shè)定;次態(tài)Q的變化?？梢酝ㄟ^仿真電路一一進行驗證，清零、置1通過R′、S′相異實現(xiàn)，CP下降沿觸發(fā)有效，即要有一個從1變化到0的過程，觸發(fā)器初始狀態(tài)Q的設(shè)定通過R′、S′來實現(xiàn)，J、K按照自然的態(tài)序進行變化：00、01、10、11，觀察次態(tài)Q的結(jié)果。數(shù)字邏輯電路規(guī)律性特別強，根據(jù)仿真的結(jié)果進行規(guī)律的總結(jié)：00不變，相異從J，11取非，這樣很快就可以把真值表中的邏輯關(guān)系轉(zhuǎn)移到卡諾圖，卡諾圖如圖3所示。

從卡諾圖中畫卡諾圈，得到JK觸發(fā)器的特征方程：

圖3所表達的信息更加直觀，可以把74LS112的功能真值表的邏輯關(guān)系轉(zhuǎn)移到狀態(tài)轉(zhuǎn)換圖中，這樣從圖中可以看到狀態(tài)的轉(zhuǎn)換及其轉(zhuǎn)換條件，如圖4所示。

從圖4所示的狀態(tài)轉(zhuǎn)換圖中，可以看到4組轉(zhuǎn)換關(guān)系：第一組轉(zhuǎn)換關(guān)系，觸發(fā)器從0狀態(tài)轉(zhuǎn)到0狀態(tài)，從圖4中可以看出此時的J=0，K=×，表示在滿足條件J=0，K=0或者J=0，K=1時，JK觸發(fā)器就可以從0轉(zhuǎn)到0狀態(tài);第二組轉(zhuǎn)換關(guān)系，觸發(fā)器從0轉(zhuǎn)到1狀態(tài)，從圖4中可以看出此時的J=1，K=×，表示在滿足條件J=1，K=0或者J=1，K=1時，JK觸發(fā)器就可以從0轉(zhuǎn)到1狀態(tài);第三組轉(zhuǎn)換關(guān)系，觸發(fā)器從1轉(zhuǎn)到0狀態(tài)，從圖4中可以看出此時的J=×，K=1，表示在滿足條件J=0，K=1或者J=1，K=1時，JK觸發(fā)器就可以從1轉(zhuǎn)到0狀態(tài);第四組轉(zhuǎn)換關(guān)系，觸發(fā)器從1轉(zhuǎn)到1狀態(tài)，從圖4中可以看出此時的J=×，K=0，表示在滿足條件J=1，K=0或者J=0，K=0時，JK觸發(fā)器都可以從1轉(zhuǎn)到1狀態(tài)。JK觸發(fā)器4組轉(zhuǎn)換關(guān)系通過狀態(tài)轉(zhuǎn)換圖的形式呈現(xiàn)出來，邏輯關(guān)系非常清楚，在分析時序邏輯電路功能的時候，狀態(tài)轉(zhuǎn)換圖可以直接體現(xiàn)電路的邏輯功能[4-5]。

狀態(tài)轉(zhuǎn)換真值表是分析時序邏輯電路的基礎(chǔ)，驅(qū)動表是設(shè)計時序邏輯電路的基礎(chǔ)，JK觸發(fā)器的驅(qū)動如表2所示。

如果使用驅(qū)動表的方法設(shè)計時序邏輯電路，可以直接根據(jù)狀態(tài)轉(zhuǎn)換真值表的關(guān)系映射到驅(qū)動表，找到J、K的邏輯關(guān)系，把邏輯關(guān)系一一對應(yīng)到卡諾圖，通過卡諾圖化簡，就可以直接得出J、K的函數(shù)表達式，即驅(qū)動方程。如果不使用驅(qū)動表的方法設(shè)計電路，設(shè)計的過程比較復(fù)雜，需要先得出每個觸發(fā)器的狀態(tài)方程，然后和JK觸發(fā)器的特征方程一一進行比對，最后得出驅(qū)動方程。

時序圖是分析時序邏輯電路一個很重要的知識點，可以把時鐘信號CP，輸入信號J、K，輸出信號Q的波形變化以圖形化的形式呈現(xiàn)出來，JK觸發(fā)器的時序圖如圖5所示。

分析5個CP脈沖的下降沿到來時，輸入、輸出波形的變化，設(shè)定觸發(fā)器初始狀態(tài)為0，在第1個CP脈沖的下降沿到來時，此時J=0，K=1，根據(jù)規(guī)則“相異從J”，輸出Q的結(jié)果與J相同，即為0;在第2個CP脈沖的下降沿到來時，此時J=1，K=0，根據(jù)規(guī)則“相異從J”，輸出Q的結(jié)果與J相同，即為1;在第3個CP脈沖的下降沿到來時，此時J=1，K=1，根據(jù)規(guī)則“11取非”，輸出Q的結(jié)果與觸發(fā)器的第2個CP脈沖的次態(tài)1取非變?yōu)?，即為0;在第4個CP脈沖的下降沿到來時，此時J=0，K=0，根據(jù)規(guī)則“00保持”，輸出Q的結(jié)果保持上一個狀態(tài)，即為0;在第5個CP脈沖的下降沿到來時，此時J=1，K=0，根據(jù)規(guī)則“相異從J”，輸出Q的結(jié)果與J相同，即為1[6]。

2? ? ?觸發(fā)器的應(yīng)用

2.1? ?二分頻電路

二分頻電路是最簡單的觸發(fā)器應(yīng)用電路，二分頻電路仿真電路如圖6所示。

D觸發(fā)器的輸入端D連接到輸出的互補端Q′上，通過仿真可以得出二分頻電路的時序圖如圖7所示。

Q的頻率剛好是CP的1/2，構(gòu)成了一個簡單的二分頻電路。二分頻電路還可以用JK觸發(fā)器構(gòu)成，在J=K=1時，同樣構(gòu)成二分頻電路。

二分頻電路是由一個D觸發(fā)器構(gòu)成，電路簡單，相當于一個簡單的二進制電路，結(jié)果只有0和1的變化，可以從時鐘方程、驅(qū)動方程、狀態(tài)方程進一步進行理解和掌握，單個觸發(fā)器只有一個時鐘輸入端，可以直接連接Proteus的仿真輸入，當點擊仿真輸入可以有一個0、1的變化，圖5所示的仿真電路的時鐘信號是脈沖的上升沿，即0到1的變化過程，驅(qū)動方程輸入D直接連接反向輸出端Q′，根據(jù)公式（1）可以得出圖6的狀態(tài)方程，如公式（2）所示：

只要有CP脈沖的上升沿，觸發(fā)器的狀態(tài)就發(fā)生翻轉(zhuǎn)，從圖7二分頻電路的時序圖明顯看出每當有一個CP脈沖的上升沿，觸發(fā)器的狀態(tài)就翻轉(zhuǎn)一次，簡單的電路原理清楚了，就可以在一個D觸發(fā)器的基礎(chǔ)上進行拓展為2個D觸發(fā)器構(gòu)成2位二進制減法計數(shù)器，即4進制減法計算器。

2.2? ?2位二進制減法計數(shù)器

2個D觸發(fā)器可以構(gòu)成如圖8所示的2位二進制減法計數(shù)器。

每個D觸發(fā)器的輸入端D都是連接在互補輸出端Q′，右邊D觸發(fā)器的時鐘脈沖連接在左邊D觸發(fā)器的輸出端Q上，輸出信號最左端連接的是最高位Q，右邊是Q，通過仿真可以得出如圖9所示的2位二進制減法計數(shù)器時序圖。

圖9所示的2位二進制減法計數(shù)器時序圖是在圖5的基礎(chǔ)上進行拓展的，完全可以在仿真實驗的結(jié)果中得出結(jié)論：00→11→10→01→00……，4進制減法計算器。根據(jù)圖8的電路圖可計算每個觸發(fā)器的時鐘方程、驅(qū)動方程和狀態(tài)方程，如公式（3）-（5）所示：

狀態(tài)轉(zhuǎn)換真值表是根據(jù)觸發(fā)器的狀態(tài)方程進行推導(dǎo)的，因為是異步時序邏輯電路，時鐘方程在觸發(fā)器進行狀態(tài)轉(zhuǎn)換時起到很重要的作用，觸發(fā)器狀態(tài)發(fā)生變化的前提條件是時鐘信號必須到來，如果接收不到時鐘信號，觸發(fā)器的狀態(tài)將保持原來的狀態(tài)[7-8]，從圖8電路圖分析，觸發(fā)器D的時鐘信號是CP脈沖的上升沿，觸發(fā)器D的時鐘信號是D觸發(fā)器互補輸出端Q′的上升沿，等效于Q的下降沿。即觸發(fā)器D的時鐘信號是Q的下降沿;2個D觸發(fā)器從高位到低位依次按照Q、Q從左向右，其中最高位放在最左端，最低位放在最右端，即Q是最高位，Q是最低位，根據(jù)公式（5）可以得出如表3所示的狀態(tài)轉(zhuǎn)換真值表。

從表 3 狀態(tài)轉(zhuǎn)換真值表中可以分析得出：在第 1 個 CP 脈沖的上升沿，觸發(fā)器從初態(tài) 00 變到次態(tài) 11;在第 2 個 CP 脈沖的上升沿，觸發(fā)器從初態(tài) 11 變到次態(tài)10;在第 3 個 CP 脈沖的上升沿，觸發(fā)器從初態(tài) 10 變到次態(tài) 01;在第 4 個 CP脈沖的上升沿，觸發(fā)器從初態(tài) 01 變到次態(tài) 00，電路實現(xiàn)了 4 進制減法計數(shù)器的功能。

在圖8的基礎(chǔ)上修改時鐘脈沖CP，把高位的時鐘脈沖CP從圖8 斷開，連接到如圖10所示的低位觸發(fā)器的互補輸出端Q′，此時電路由原來的2位二進制減法計數(shù)器變成了2位二進制加法計數(shù)器。通過Proteus仿真實驗，圖7的結(jié)果：00→01→10→11→00……，4進制加法計算器或者2位二進制加法計器器。對比圖5和圖7，觀察2個電路，可以發(fā)現(xiàn)僅僅只有時鐘方程不同.

2.3? ?3位二進制減法計數(shù)器

3個D觸發(fā)器可以構(gòu)成如圖11所示的3位二進制減法計數(shù)器。

每個D觸發(fā)器的輸入端D都是連接在互補輸出端Q′，高位D觸發(fā)器的時鐘脈沖連接在低位D觸發(fā)器的輸出端Q上，輸出信號依次為Q、Q、Q，其中最左端連接的是最高位Q，最低位是Q，通過仿真得到如圖12所示的3位二進制減法計數(shù)器時序圖。

在圖11的基礎(chǔ)上修改時鐘脈沖CP，把高位的時鐘脈沖CP從圖11 斷開，連接到如圖13所示的低位觸發(fā)器的互補輸出端Q′，此時電路由原來的3位二進制減法計數(shù)器變成了3位二進制加法計數(shù)器。

2.4? ?4位二進制減法計數(shù)器

4個D觸發(fā)器可以構(gòu)成如圖14所示的4位二進制減法計數(shù)器。

每個D觸發(fā)器的輸入端D都是連接在互補輸出端Q′，高位D觸發(fā)器的時鐘脈沖連接在低位D觸發(fā)器的輸出端Q上，輸出信號依次為Q、Q、Q、Q，其中最左端連接的是最高位Q，最低位是Q，通過仿真可以得出如圖15所示的4位二進制減法計數(shù)器時序圖。

在圖14的基礎(chǔ)上修改時鐘脈沖CP，把高位的時鐘脈沖CP從圖14 斷開，連接到如圖16所示的低位觸發(fā)器的互補輸出端Q′，此時電路由原來的4位二進制減法計數(shù)器變成了4位二進制加法計數(shù)器。

通過仿真電路很容易理解二分頻電路實現(xiàn)的功能，在二分頻電路的基礎(chǔ)上引入2位二進制減法計數(shù)器，通過修改時鐘信號，由2位二進制減法計數(shù)器變成了2位二進制加法計數(shù)器;然后在2位二進制減法計數(shù)器電路的基礎(chǔ)上拓展為3位二進制減法計數(shù)器，同樣修改高位的時鐘信號，由3位二進制減法計數(shù)器變成3位二進制加法計數(shù)器;最后在3位二進制減法計數(shù)器電路的基礎(chǔ)上拓展為4位二進制減法計數(shù)器，同樣修改高位的時鐘信號，由4位二進制減法計數(shù)器變成4位二進制加法計數(shù)器。

3? ? ?結(jié)語

《數(shù)字邏輯電路》的規(guī)律性很強，講解觸發(fā)器的應(yīng)用電路時，必須先把單元電路的原理從電路結(jié)構(gòu)、功能真值表、卡諾圖、特征方程、狀態(tài)轉(zhuǎn)換圖、驅(qū)動表、時序圖等七個方面分析清楚，在分析的過程中可以借助Proteus仿真教學。通過仿真實踐，能夠理解電路的邏輯功能，找到電路的規(guī)律，再重新分析電路的原理，就容易找到各個變量的邏輯關(guān)系。Proteus仿真實踐是《數(shù)字邏輯電路》教學的有益助手，是理論與實踐的橋梁。

[參考文獻]

[1]? 朱正東，田靖軒，張小雨. MOOC混合教學模式及其在數(shù)字邏輯電路課程中的應(yīng)用[J]. 計算機教育，2018（7）：104-107.

[2]? 王華本，朱良月，鹿建銀.Proteus在《數(shù)字邏輯電路》課程教學中的應(yīng)用[J].科技視界，2020（4）：46-48.

[3]? 劉釗，鄧春健. 數(shù)字邏輯電路課程教學軟件的設(shè)計[J]. 實驗室研究與探索，2017，36（1）：140-143.

[4]? 沈姍姍，張晨，曹芳，等. 基于Multisim的數(shù)字邏輯電路雙語實驗教學改革探討[J]. 當代教育實踐與教學研究（電子刊），2017（2）：215-216.

[5]? 丁淑妍，李世寶，蔡麗萍，等. 基于CDIO理念的數(shù)字邏輯電路教學改革探索與實踐[J]. 教育現(xiàn)代化，2018（48）：103-104.

[6]? 易藝. 高校數(shù)字邏輯電路實驗教學探索[J]. 廣西教育，2018（47）：157-158.

[7]? 潘學文，趙全友. Multisim在數(shù)字電路課程教學中的應(yīng)用[J]. 實驗技術(shù)與管理，2017，34（11）：130-132.

[8]? 肖杰，李強，龍勝春，等. 數(shù)字邏輯電路課程設(shè)計實驗教學改革與實踐[J]. 計算機教育，2018（5）：75-79.