徐文靜，陳杰，曠章曲，周莉，陳鳴，張成彬

（1 中國科學院微電子研究所，北京 100029）

（2 中國科學院大學，北京 100049）

（3 上海韋爾半導體股份有限公司，上海 201210）

0 引言

CMOS 圖像傳感器（CMOS Image Sensor，CIS）主要應用于智能手機、安防監(jiān)控及汽車領域，近年來逐步擴展到物聯(lián)網（Internet of Things，IoT）及人工智能（Artificial Intelligence，AI）領域。IoT 及AI 設備通常使用電池供電，一次充電往往需要使用一周甚至數周，這對CIS 的功耗提出了挑戰(zhàn)，因此開展超低功耗CIS的研究具有重要意義［1-2］。降低功耗最顯著的手段是降低電源電壓，CIS 讀出電路的電源電壓受限于像素陣列的電源電壓。四管鉗位光電二極管（Four Transistors Pinned Photodiode，4T-PPD）有源像素是當今CIS業(yè)界最廣泛采用的像素結構，其傳統(tǒng)實現(xiàn)方式電源電壓均大于2.8 V［3-4］。2016 年CHOI J 團隊對有源像素的時序進行了改進，使得4T-PPD 有源像素可以工作在0.9 V，但其讀出噪聲高達83e-rms，動態(tài)范圍僅有50 dB，只能滿足低品質成像［4］。

4T-PPD 有源像素設計的關鍵點在于光生電荷的轉移。在傳統(tǒng)高壓4T-PPD 電荷轉移特性的研究中，2003 年，F(xiàn)OSSUM E R 采用熱電子發(fā)射理論模擬了電荷從PPD 到電荷存儲節(jié)點（Floating Diffusion，F(xiàn)D）的轉移［5］；2016 年，HAN Liqiang 等在這一基礎上，加入了FD 向PPD 的反向電荷注入等非理想因素［6］；2019 年，CAPOCCIA R 等在上述基礎上加入了熱電子發(fā)射勢壘高度的估算［7］。然而，這些理論均不能完全適用于低壓4T-PPD，這是因為上述理論都假定光生電荷在PPD 內部是完全轉移的，然而，低壓4T-PPD 與高壓的最大區(qū)別是PPD 內部電荷的不完全轉移，當電壓下降時，PPD 內部遠離傳輸管的電子缺乏橫向電場，滯留在感光區(qū)域，造成圖像拖尾，從而會嚴重影響成像品質。

本文設計了低壓4T-PPD 有源像素，基于熱擴散、自誘導漂移及邊緣場漂移理論，提出了PPD 內部電荷轉移機制的理論分析，并基于理論分析提出了五指形像素層取代傳統(tǒng)方形像素層，以解決低壓PPD 內部電荷不完全轉移引起的圖像拖尾。

1 PPD 內部電荷轉移機制的理論分析

圖1（a）為4T-PPD 有源像素結構圖［8］，4T PPD 有源像素在3T 有源像素的基礎上增加了一個傳輸管MTG和一個電荷存儲節(jié)點FD，并在光電二極管的表面注入了一層深度很淺，但濃度較高的P+型隔離層，從而形成了PPD 光電二極管。P+隔離層能夠隔離光生電子收集區(qū)N 區(qū)與硅表面的接觸，從而大大減小了表面態(tài)引起的暗電流。此外，P+隔離層的加入組成了一種P-N-P 型的三明治結構，使得N 區(qū)上下都形成了耗盡區(qū)，當PPD 復位時，N 區(qū)兩側的耗盡區(qū)共同擴展，可以實現(xiàn)N 區(qū)的完全耗盡，這樣不僅有益于電荷收集還能夠消除殘余電荷。因此4T-PPD 有源像素是當今CIS 業(yè)界最廣泛采用的像素結構。圖1（a）中虛線標識方向為光生電子移動方向，虛線方向的電勢分布如圖1（b）所示。與傳統(tǒng)高壓4T-PPD 不同，在低壓4TPPD 中，光生電子除正常從PPD 向FD 轉移外，由于傳輸管開啟柵電壓VTG變低，PPD 內部遠離傳輸管的光生電子缺乏橫向電場，會滯留在感光區(qū)域，形成殘余電荷，造成圖像拖尾，現(xiàn)對PPD 內部光生電子從距離傳輸管最遠端處A點到傳輸管處C點的轉移機制進行理論分析。

圖1 4T-PPD 有源像素結構及光生電子移動方向的電勢分布Fig.1 4T-PPD active pixel structure and the potential distribution of the 4T-PPD photogenerated electrons

PPD 內部的電荷轉移有3 種機制：熱擴散、自誘導漂移、邊緣場漂移［9-11］。熱擴散機理為當沒有外加電場時，載流子由濃度高處向濃度低處擴散。如圖1（b）所示，由于C點光生電子不斷向FD 點移動，從而形成了由A點向C點的電子濃度梯度，電子基于熱擴散機理從A點向C點運動。由熱擴散引起的電流密度為

式中，Dn為電子擴散系數，將式（1）帶入連續(xù)性方程并求解，可得熱擴散時間常數τd表達式為

式中，L為擴散長度，μn為電子遷移率，VT為熱電壓。

自誘導漂移機理為當沒有外加電場時，載流子濃度梯度導致表面勢梯度，從而形成表面勢電場，載流子在表面勢電場作用下進行自誘導漂移運動。如圖1（b）所示，由于C點光生電子不斷向FD 點移動，從而形成了由A點向C點的電子濃度梯度，導致表面勢從A點至C點逐漸升高，則電子從A點向C點做自誘導漂移運動，由自誘導漂移引起的電流密度為

式中，Es為自誘導漂移電場，Es的表達式為

式中，φs為PPD 內部表面勢，φssd為空阱表面勢，Cppd為PPD 耗盡區(qū)電容。將式（3）、（5）、（6）帶入式（4），并與式（1）類比，可得自誘導漂移時間常數τs的表達式為

式中，Dn，s為自誘導漂移等效電子擴散系數，Qn，sat為滿阱電荷量，Vpin為PPD 的鉗位電壓。

邊緣場漂移機理為當傳輸管MTG柵電壓VTG為高電平，會形成從傳輸管到PPD 內部的邊緣場，光生電子在邊緣場的作用下從A點向C點進行邊緣場漂移運動，其沿y方向的邊緣場強大小為［9］

式中，ε′為SiO2的相對介電常數，xox為傳輸管SiO2的厚度，Lf=Lppd-y，Lppd為A點到C點的距離。沿y方向的邊緣場漂移時間常數為

將式（3）、（9）帶入式（10），可得τf及邊緣場漂移等效電子擴散系數Dn，f的表達式為

若VTG=0，則無邊緣場，由式（8）可得：當Qn/Qn，sat＜VT/Vpin，Dn，s＜Dn，載流子運動以熱擴散為主；當Qn/Qn，sat＞VT/Vpin，Dn，s＞Dn，載流子運動以自誘導漂移為主。

若VTG＞0，有邊緣場時，當Qn/Qn，sat＜VT/Vpin，載流子從A運動到B以熱擴散為主，從B運動到C以邊緣場漂移為主，因此在B點處，熱擴散時間常數與邊緣場漂移時間常數相等，即τd=τf，據式（2）、（11）、（12）可得

若VTG＞0，有邊緣場時，當Qn/Qn，sat＞VT/Vpin，載流子從A運動到B以自誘導漂移為主，從B運動到C以邊緣場漂移為主，因此在B點處，自誘導漂移時間常數與邊緣場漂移時間常數相等，τs=τf，據式（7）、（8）、（11）、（12）可得

由于載流子從B運動到C以邊緣場漂移為主，時間很短，因此PPD 內部的電荷轉移時間主要取決于載流子從A運動到B的時間。在低壓4T-PPD 中，令xox=3.515 nm、Vpin=0.65 V，根據式（13）、（14）可得LAB與Qn/Qn，sat的關系如圖2 所示。由圖2 可得：當Qn/Qn，sat＜4%時，AB段以熱擴散為主；當Qn/Qn，sat＞4%時，AB段以自誘導漂移為主，且Qn/Qn，sat越大，LAB越長，即光生電荷越多，則在PPD 內部轉移時間越長。由圖2（a）可知，當VTG增大，邊緣場覆蓋范圍增大，則LAB變短；由圖2（b）可知，當像素感光區(qū)尺寸Lppd減小，則LAB隨之變短，且LAB隨Lppd變化明顯。

圖2 非邊緣場主導區(qū)長度LAB和PPD 內光生電荷量與滿阱電荷量之比Qn/Qn，sat的關系Fig.2 Relationship between the length LAB of the distance without fringing field and the photogenerated charge to the full-well charge Qn/Qn，sat

2 五指形低壓PPD 的設計

由上述理論分析可知，為了加速低壓PPD 內光生電荷的轉移，需重點減小非邊緣場主導區(qū)LAB的長度。由圖2（a）可得，LAB隨VTG增大而減小，為了適應IoT 及AI 等領域對超低功耗CIS 的需求，本設計VTG采用低壓1.5 V。由圖2（b）可得，LAB隨Lppd減小而明顯減小，因此本設計采用2.8 μm 小尺寸像素。傳統(tǒng)2.8 μm 方形像素的PPD 版圖如圖3（a）所示，其中紅色為有源區(qū)層，粉色為光電二極管N 型（Photodiode N，PDN）注入層，藍色為多晶硅柵層。當電壓下降時，遠離傳輸管的光生電子缺乏邊緣場漂移運動，會滯留在像素中，造成圖像的拖尾，從而會嚴重影響成像品質。

圖3 兩版PPD 版圖Fig.3 Layouts of two shaped PPDs

由圖2（b）可知，LAB隨Lppd減小而明顯減小，因此為了加快低壓PPD 內部的電荷轉移，不改變工藝步驟并滿足條件易于實現(xiàn)，可以改變光電二極管區(qū)PDN 層的形狀，以便減小非邊緣場區(qū)的長度。文獻［12-16］的PDN 層采用了三角形、W 形、梯形、L 形，然而這些設計裁剪面積較大，只適用于大尺寸像素。對于小尺寸像素，不能將PDN 層裁掉太多，否則會影響滿阱容量，從而減小動態(tài)范圍。因此，像素設計將傳統(tǒng)方形的PDN層改進為五指形狀的PDN 層，如圖3（b）所示，由于尖端處的場強較弱，因此五指形狀不僅可以減小非邊緣場區(qū)的長度，而且可形成從指尖到手掌的電場梯度，從而進一步加速了光生電子的轉移。具體裁剪方法為：傳輸管的中心位置在C點，A點為距離C點最遠的區(qū)域，因此首先將A點附近的PDN 層裁掉；其次，4 條箭頭線將90°五等分，且每條箭頭線的長度基本相同，該設計是為了保證每個區(qū)域的光生電荷運動到傳輸管處的時間基本相當。五指的角度基本為110°，是基于文獻［13］的測試結果。最終裁掉的PDN 層面積為0.61 μm2，占總面積4.27 μm2的14%。

3 測試結果與分析

本文CIS 芯片采用0.11 μm 標準CMOS 工藝流片，有效像素陣列為1 288×728，像素類型為低壓4T PPD 有源像素，像素尺寸為2.8 μm×2.8 μm，整體版圖面積為4 755 μm×2 870 μm。芯片版圖及封裝后的照片如圖4 所示。

圖4 芯片版圖及封裝后照片F(xiàn)ig.4 Chip photograph and layout

為了驗證優(yōu)化后的五指形像素特性，本次流片像素有兩個版本，像素PPD 版圖如圖3 所示。兩版芯片的光電響應曲線測試結果如圖5（a）所示，其中VTG=VRST=VSEL=VDD=1.5 V，低光照段，改進的五指形像素線性度更好，原因在于五指形像素不僅減小了非邊緣場區(qū)的長度，而且形成了從指尖到手掌的電場梯度，從而加速光電子轉移，減少了殘余電荷；高光照段，由于五指形像素的PDN 層裁掉了14%，因此滿阱容量會有略微下降，但由于CIS 只工作于光電響應曲線的線性區(qū)域，因此滿阱容量的略微下降并不會對CIS 造成影響。圖5（b）為兩版芯片殘余電荷曲線測試結果對比，殘余電荷測試時的光通量與光電響應曲線保持一致，可見，傳統(tǒng)方形像素的殘余電荷隨光強的增強逐漸增多，而改進五指形像素的殘余電荷基本不隨光強變化，在最大曝光處，五指形像素的殘余電荷與傳統(tǒng)方形像素相比下降了80%。兩版芯片在60 ℃下的暗電流測試結果如圖6（a）所示，五指形像素及傳統(tǒng)方形像素的暗電流分別為5.01 mV/s 與5.06 mV/s，暗電流基本相同。兩版芯片在不同入射光波長下的量子效率（Quantum Efficiency，QE）測試結果如圖6（b）所示，其中五指形像素的峰值QE 為38%，而傳統(tǒng)方形像素的峰值QE 僅為29%，原因在于五指形像素減小了殘余電荷，讀出了更多的電子，因此測試時QE 表現(xiàn)更佳。

圖5 兩版芯片光電響應曲線及殘余電荷測試Fig.5 Measured photoelectric response curves and lag curves of two shaped PPDs

圖6 兩版芯片暗電流及量子效率的測試Fig.6 Measured dark currents and QE curves of two shaped PPDs

為了進一步減小殘余電荷，增大光生電荷讀出階段傳輸管的開啟時間。圖7 為五指形像素在不同傳輸管開啟時間下的光電響應曲線靈敏度測試結果，該測試結果表明，低光照段光電響應曲線靈敏度隨傳輸管開啟時間的增加而變好，原因在于增大傳輸管的開啟時間可進一步實現(xiàn)光生電荷的完全轉移。

圖7 不同傳輸管開啟時間下五指形像素光電響應曲線靈敏度測試Fig.7 Measured sensitivity curves of five-finger shaped PPD with different transfer time

圖8 為五指形像素轉換增益測試，其轉換增益為126.4 μV/e-，由圖5（a）可得五指形像素光電響應的飽和電壓為623 mV，將該值除以轉換增益，可得滿阱容量為4 928e-。暗態(tài)隨機噪聲測試結果為196 μV，將該值除以轉換增益，可得暗態(tài)隨機噪聲為1.55e-rms。滿阱容量與隨機噪聲之比即為動態(tài)范圍，可得動態(tài)范圍為67.3 dB。

圖8 五指形像素轉換增益測試Fig.8 Measured conversion gain of the five-finger shaped PPD

圖9 為五指形像素芯片在強弱光下拍攝的照片，拍攝時像素及模擬電壓均為1.5 V，數字電壓為1.2 V，可見本文芯片采用低壓1.5 V 五指形4T-PPD 有源像素可實現(xiàn)高質量成像，且在強光和暗光下的拍攝照片均無拖尾。

圖9 五指形像素芯片在強弱光下拍攝的照片F(xiàn)ig.9 Captured images from the five-finger shaped chip in high and low light

五指形低壓4T-PPD 有源像素性能與參考文獻對比如表1 所示，其中文獻［17］采用同樣工作在1.5 V 電源電壓下的3T 有源像素，但其動態(tài)范圍與高品質成像需求的60 dB 以上相比仍有差距，且讀出噪聲依然非常大。文獻［18］像素為傳統(tǒng)低壓像素設計時采用的數字像素，該像素雖然可工作在0.5 V 電源電壓下，但其動態(tài)范圍只有42 dB，讀出噪聲高達416e-rms。文獻［4］中采用的4T-PPD 有源像素可工作在傳統(tǒng)高壓3.3 V模式及低壓0.9 V 模式，當工作于0.9 V 低壓模式時，其圖1（a）中的VTG一直為高電平，傳輸管保持常開，PPD 和FD 聯(lián)通，從而將4T 像素轉變?yōu)?T 像素使用，由于PPD 和FD 聯(lián)通，因而擴大了滿阱容量，但由于其轉變?yōu)?T 像素使用，讀出噪聲高達83e-rms，動態(tài)范圍僅有50 dB，只能滿足低品質成像；當工作在傳統(tǒng)高壓3.3 V 模式時，其動態(tài)范圍為69 dB，讀出噪聲為5.5e-rms，本文設計的1.5 V 五指形4T-PPD 有源像素在動態(tài)范圍指標上可與之相比擬，讀出噪聲指標更優(yōu)。

表1 本文五指形低壓4T-PPD 有源像素性能與參考文獻對比Table 1 Comparison of the proposed five-finger shaped PPD with other references

4 結論

為了解決應用于物聯(lián)網及人工智能等領域的CIS 功耗受限于傳統(tǒng)高壓4T-PPD 有源像素的問題，本文設計了低壓4T-PPD 有源像素。首先，基于熱擴散、自誘導漂移及邊緣場漂移理論，提出了PPD 內部電荷轉移機制的理論分析。其次，基于理論分析提出了五指形像素層取代傳統(tǒng)方形像素層，以解決低壓PPD 內部電荷不完全轉移引起的圖像拖尾。CIS 采用0.11 μm 1P3M 標準CMOS 工藝流片，測試結果表明：設計的五指形4T-PPD 有源像素在低壓1.5 V 下，與傳統(tǒng)方形像素相比殘余電荷下降了80%，滿阱容量為4 928e-，動態(tài)范圍可達67.3 dB，隨機噪聲僅為1.55e-rms，性能指標可與傳統(tǒng)高壓4T-PPD 有源像素相比擬。研究成果可被應用于超低功耗CIS 的設計制作。