蔡雨萌 趙志斌 徐子珂 孫鵬 李學(xué)寶

阻抗分析儀測(cè)量功率MOSFET器件柵極分離電容-特性的誤差分析及調(diào)控方法

蔡雨萌 趙志斌 徐子珂 孫鵬 李學(xué)寶

（新能源電力系統(tǒng)國(guó)家重點(diǎn)實(shí)驗(yàn)室（華北電力大學(xué)） 北京 102206）

功率MOSFET器件柵極分離電容-特性（GS-G、GD-G）的準(zhǔn)確測(cè)量對(duì)于器件的建模及柵氧可靠性的評(píng)估十分重要。阻抗分析儀是測(cè)量GS-G、GD-G的關(guān)鍵設(shè)備。在利用阻抗分析儀測(cè)量三端器件的某個(gè)參數(shù)時(shí)，需對(duì)非測(cè)量的第三端進(jìn)行屏蔽以消除其引入的并聯(lián)阻抗誤差。而功率MOSFET器件在柵壓超過(guò)閾值電壓時(shí)呈導(dǎo)通態(tài)，影響測(cè)量電路拓?fù)?，進(jìn)而引入其他測(cè)量誤差。該文針對(duì)阻抗分析儀測(cè)量功率MOSFET器件的GS-G、GD-G進(jìn)行詳細(xì)的誤差分析，揭示測(cè)量誤差產(chǎn)生的原因；建立測(cè)量的等效電路，給出測(cè)量誤差的解析表達(dá)式；結(jié)合實(shí)驗(yàn)和數(shù)值分析量化誤差分析，驗(yàn)證了等效電路模型的有效性；最后，提出三種可實(shí)現(xiàn)特性準(zhǔn)確測(cè)量的調(diào)控方法并予以實(shí)驗(yàn)驗(yàn)證。結(jié)果表明，測(cè)量誤差發(fā)生在器件導(dǎo)通后，此時(shí)器件漏源極間由電容態(tài)轉(zhuǎn)變?yōu)榈妥钁B(tài)，屏蔽端的寄生電感（5）與自動(dòng)平衡電橋的等效輸入阻抗（3）分流，引入誤差。當(dāng)3和5滿足一定的匹配關(guān)系時(shí)，可實(shí)現(xiàn)不同頻率下的準(zhǔn)確測(cè)量。

功率MOSFET器件 阻抗分析儀 柵極分離電容-特性 等效電路模型 誤差分析

0 引言

隨著電力電子技術(shù)的發(fā)展，功率半導(dǎo)體器件的應(yīng)用領(lǐng)域日益擴(kuò)大[1-3]。其中，功率MOSFET器件憑借其快速開(kāi)關(guān)特性而廣泛應(yīng)用于高頻開(kāi)關(guān)電路 中[4-7]。由于功率MOSFET器件的極間電容在器件的開(kāi)關(guān)過(guò)程中充放電，因此其必然會(huì)影響器件的開(kāi)關(guān)性能[8]。隨著偏置電壓的變化，器件的襯底層發(fā)生積累或耗盡，引起功率MOSFET器件極間電容的變化。然而，MOSFET器件的數(shù)據(jù)手冊(cè)中僅給出極間電容與漏極電壓的非線性關(guān)系，未給出其與柵極電壓的關(guān)系。器件的極間電容中與柵壓相關(guān)的為柵極電容。此外，在考核器件的柵氧可靠性時(shí)，MOSFET器件柵極分離電容的-特性（GS-G/GD-G）用于分析柵極不同位置的退化程度及退化機(jī)理[9]。因此量化功率MOSFET器件柵極分離電容的-特性十分重要。

獲得功率MOSFET器件柵極分離電容-特性的方式有兩種：一種是通過(guò)半導(dǎo)體物理仿真軟件進(jìn)行有限元仿真，提取柵極分離電容的-特性并通過(guò)電路仿真或者實(shí)驗(yàn)進(jìn)行驗(yàn)證，該方法需要知道準(zhǔn)確的器件結(jié)構(gòu)參數(shù)，而其通常難以獲得；另一種是直接通過(guò)實(shí)驗(yàn)進(jìn)行測(cè)量，此時(shí)需保證實(shí)驗(yàn)測(cè)量的準(zhǔn)確性。傳統(tǒng)測(cè)量元件阻抗特性的設(shè)備為L(zhǎng)CR表或者阻抗分析儀，很多學(xué)者在測(cè)量功率MOSFET器件柵極分離電容的-特性上做過(guò)大量的研究，研究?jī)?nèi)容主要集中在兩方面。

一方面，利用柵極分離電容-特性的測(cè)量結(jié)果來(lái)指導(dǎo)器件建模，以提高模型的準(zhǔn)確度。1991年美國(guó)斯克內(nèi)克塔迪的R. S. Scott等針對(duì)極間電容與柵壓的非線性特性建立LTspice模型，并與阻抗分析儀測(cè)量得到的GS-G、GD-G進(jìn)行對(duì)比，驗(yàn)證模型的準(zhǔn)確性[10]。2005年，飛利浦研究實(shí)驗(yàn)室的R. Elferich等基于對(duì)器件的測(cè)量和有限元仿真對(duì)功率MOSFET進(jìn)行精確的建模，其中阻抗分析儀測(cè)試柵極電容特性時(shí)，柵壓（G）的測(cè)量范圍很小，為-10～0V[11]。2008年，法國(guó)南希大學(xué)的S. Ra?l等對(duì)柵極傳輸電容GD進(jìn)行建模，并與LCR表的測(cè)量結(jié)果進(jìn)行對(duì)比，測(cè)量頻率為10kHz[12]。

另一方面，器件柵極分離電容-特性測(cè)量的誤差分析及測(cè)量方式的改進(jìn)。針對(duì)誤差分析，1991年，香港科技大學(xué)的P. C. Chan等指出，使用LCR表測(cè)量?jī)啥艘陨掀骷募纳娙輹r(shí)存在誤差，誤差主要來(lái)源于襯底或阱區(qū)的電阻，電阻越小測(cè)量結(jié)果越準(zhǔn)確，且測(cè)量頻率為100kHz。但其沒(méi)有分析屏蔽端阻抗以及器件導(dǎo)通時(shí)的測(cè)量誤差問(wèn)題[13]。2000年，飛利浦半導(dǎo)體的P. Habus等提到由于儀器測(cè)量拓?fù)涞牟环€(wěn)定性，在溝道導(dǎo)通，即G大于閾值電壓（TH）時(shí)，柵極分離電容的-測(cè)試結(jié)果無(wú)效[9]。2003年，安捷倫公司的Y. Okawa等分析了超薄柵介質(zhì)下由于測(cè)量系統(tǒng)的寄生電容引起的負(fù)電容效應(yīng)[14]。

針對(duì)測(cè)量方式的改進(jìn)，JEDEC[15]和IEC[16]均標(biāo)準(zhǔn)化了帶電容橋的功率器件極間電容測(cè)量方式，但未提供實(shí)際的測(cè)量拓?fù)?。同時(shí)標(biāo)準(zhǔn)中指出，為避免寄生元件引入測(cè)量誤差，測(cè)量頻率最好低于2MHz[15]。2001年，諾維薩德大學(xué)的S. Mileusnic等利用LCR表測(cè)量器件柵極分離電容的-特性時(shí)，為避免非線性特性，測(cè)量頻率選擇100kHz[17]。2009年，日本京都大學(xué)的T. Funaki等提出了一種配合阻抗分析儀使用的、能夠同時(shí)施加?xùn)艠O和漏極電壓的-特性測(cè)量電路。該電路可以測(cè)量器件在正常開(kāi)關(guān)下的-特性，測(cè)量頻率為100kHz。但測(cè)量電路較為復(fù)雜[8]。2017年，法國(guó)諾曼底大學(xué)的N. Moultif等在1MHz下測(cè)試了高溫反偏（High Temperature Reverse Bias, HTRB）實(shí)驗(yàn)前后的GS-G特性，以評(píng)估HTRB對(duì)柵氧可靠性的影響[18]。2018年三菱電機(jī)的Y. Mukunoki等認(rèn)為GD的數(shù)值太小導(dǎo)致LCR表測(cè)量不準(zhǔn)確，因此提出通過(guò)米勒平臺(tái)的柵極電流計(jì)算GD的方法[19]。

傳統(tǒng)的LCR表或者阻抗分析儀測(cè)量元件阻抗特性的原理均為自動(dòng)平衡電橋法，由于二者區(qū)別僅在于測(cè)量阻抗范圍和頻率范圍的不同，后文統(tǒng)一用阻抗分析儀來(lái)表示。上述研究表明，功率MOSFET器件柵極分離電容-特性的準(zhǔn)確測(cè)量對(duì)于器件的建模及柵氧可靠性的評(píng)估十分重要。而阻抗分析儀測(cè)量功率MOSFET器件柵極分離電容-特性時(shí)存在各種誤差，且測(cè)量頻率各有不同。受限于儀器本身可測(cè)量的頻率范圍，并且考慮到器件的開(kāi)關(guān)頻率等，可能會(huì)存在多個(gè)測(cè)量頻率，然而不同頻率下測(cè)量結(jié)果的正確性有待考量。這是因?yàn)樽杩狗治鰞x測(cè)量三端器件時(shí)會(huì)引入一定的測(cè)量誤差，特別地，對(duì)于功率MOSFET器件，在G＞TH時(shí)器件為通態(tài)，此時(shí)測(cè)量電路拓?fù)浒l(fā)生變化，必然會(huì)引入額外的測(cè)量誤差。已有文獻(xiàn)中，部分認(rèn)為在器件導(dǎo)通時(shí)阻抗分析儀的測(cè)量結(jié)果無(wú)效，部分忽略了這個(gè)問(wèn)題，認(rèn)為測(cè)量結(jié)果正確。因此，有必要對(duì)阻抗分析儀測(cè)量功率MOSFET器件柵極分離電容的-特性進(jìn)行系統(tǒng)的誤差分析與評(píng)估，探索能夠?qū)崿F(xiàn)準(zhǔn)確測(cè)量的方法，進(jìn)一步提高器件建模及柵氧可靠性評(píng)估的準(zhǔn)確性。

本文首先分析了阻抗分析儀測(cè)量功率MOSFET器件柵極分離電容-特性的原理與誤差產(chǎn)生的原因。其次，建立了考慮寄生參數(shù)影響的阻抗分析儀測(cè)量功率MOSFET器件柵極分離電容-特性的等效電路模型，定性分析了各部分引入的誤差并給出了誤差測(cè)量的表達(dá)式。然后，結(jié)合實(shí)驗(yàn)量化了誤差分析并驗(yàn)證了等效電路模型的有效性。最后，針對(duì)阻抗分析儀準(zhǔn)確測(cè)量柵極分離電容-特性提出一些建議。

1 阻抗分析儀測(cè)量功率MOSFET器件柵極分離電容C-V特性建模

1.1 阻抗分析儀測(cè)量三端器件原理

當(dāng)被測(cè)元件為三端元件，被測(cè)量為其兩端間的阻抗參數(shù)時(shí)，需通過(guò)保護(hù)技術(shù)消除第三端可能引入的并聯(lián)阻抗測(cè)量誤差。圖1為阻抗分析儀測(cè)量三端元件的電路原理[20]。

圖1中的高電位端和低電位端分別代表阻抗分析儀的高、低電位測(cè)量終端。自動(dòng)平衡電橋的低電位端簡(jiǎn)化為電流表的形式，電流表的內(nèi)阻即為自動(dòng)平衡電橋電路的等效輸入阻抗。DUT為被測(cè)元件，OSC為測(cè)量用交流小信號(hào)，X、A、B分別為三端元件被測(cè)阻抗、第三端與測(cè)量端A間的阻抗、第三端與測(cè)量端B間的阻抗。X、A、B、C分別為實(shí)際流過(guò)X的電流、流過(guò)A的電流、流過(guò)B的電流、流過(guò)電流表的電流（即測(cè)量得到的流過(guò)X的電流）。保護(hù)終端為自動(dòng)平衡電橋中的虛位點(diǎn)，與大地電氣隔離，但從電路上分析，保護(hù)終端的電位十分接近于零電位[18]，因此在電路原理中可將保護(hù)終端等效為接地。

圖1 阻抗分析儀測(cè)量三端元件的電路原理

由圖1可見(jiàn)，通過(guò)將被測(cè)器件的第三端與保護(hù)終端相連，流過(guò)A的電流A將不會(huì)回流到電流表中。同時(shí)，由于電流表的內(nèi)阻非常小，流過(guò)B的電流B也很小。因此，實(shí)際電流表測(cè)量到的電流C與流過(guò)X的電流X基本一致，測(cè)量誤差很小。然而，若B小到與電流表的內(nèi)阻相當(dāng)時(shí)，B的值必然增大，導(dǎo)致電流表測(cè)量到的電流小于X，測(cè)量誤差增大。此外，進(jìn)行第三端屏蔽時(shí)，若第三端與保護(hù)終端連接的引線的阻抗較大，A將通過(guò)A流至B，最終計(jì)入實(shí)測(cè)電流C，導(dǎo)致測(cè)量結(jié)果出現(xiàn)誤差。

1.2 阻抗分析儀測(cè)量功率MOSFET器件柵極分離電容C-V特性建模

根據(jù)1.1節(jié)分析可得，阻抗分析儀測(cè)量三端元件時(shí)，保護(hù)終端的寄生阻抗帶來(lái)的影響不可忽略。此外，對(duì)于功率MOSFET，在G＞TH時(shí)，器件導(dǎo)通，此時(shí)DS間的電容將被低導(dǎo)通電阻（on）旁路，導(dǎo)致圖1中的B突變到一個(gè)很小的值，這必將引入其他的測(cè)量誤差。因此，有必要建立考慮寄生參數(shù)影響的測(cè)量電路模型來(lái)分析各部分參數(shù)對(duì)測(cè)量結(jié)果的影響。

以測(cè)量GS-G為例，圖2為考慮寄生參數(shù)后的阻抗分析儀測(cè)量功率MOSFETGS-G的等效電路模型。圖中，DC為施加?xùn)艠O偏置的阻抗分析儀內(nèi)置直流源，G、S、D分別代表被測(cè)器件的柵極、源極和漏極，GS、GD、DS分別為被測(cè)器件柵源極、柵漏極、漏源極間的寄生阻抗，GS為被測(cè)阻抗。1和3分別為被測(cè)器件的G、S連接到阻抗分析儀及測(cè)量夾具的高、低電位端引入的寄生阻抗，5為第三端D連接到測(cè)量系統(tǒng)保護(hù)終端引入的寄生阻抗。

圖2 阻抗分析儀測(cè)量功率MOSFET器件柵極分離電容C-V特性的等效電路

求解圖2的等效電路模型，可得實(shí)際測(cè)量阻抗GS(meas)表達(dá)式為

其中

由式（1）、式（2）可見(jiàn)，測(cè)量GS時(shí)，由于串聯(lián)阻抗1、3、5及并聯(lián)分流阻抗GD、DS的引入，導(dǎo)致實(shí)際測(cè)量所得GS(meas)≠GS。對(duì)于確定的被測(cè)器件，其極間阻抗的值均為確定量，即GS、GD、DS不可改變。因此圖2中引入測(cè)量誤差的量為1、3、5。顯然，理想情況下1=3=5=0時(shí)，GS(meas)=GS，即圖1所示電路。但實(shí)際測(cè)量電路中，1、3、5均不為0，因此必然會(huì)存在測(cè)量誤差。

圖3 VG＜VTH時(shí)，參數(shù)化的等效電路

圖4 VG＞VTH時(shí)，參數(shù)化的等效電路

對(duì)比圖1和圖3、圖4可得，在器件導(dǎo)通前GD和DS間的阻抗都足夠大，即圖1中的A和B均足夠大，電流表測(cè)到的電流基本為實(shí)際流過(guò)器件的電流，此時(shí)寄生電感1、3、5影響應(yīng)較小。器件導(dǎo)通后，GD間阻抗無(wú)變化，由于1主要受GD間阻抗的影響，故器件導(dǎo)通后1的影響仍較??；但DS間呈現(xiàn)低阻態(tài)，即圖1中的B很小，此時(shí)3、5的影響將不可忽略，可等效為5和on串聯(lián)后與3并聯(lián)分流，進(jìn)而影響實(shí)際流過(guò)電流表的電流，引起測(cè)量誤差。根據(jù)圖3或圖4中參數(shù)化的等效電路模型，結(jié)合式（1）、式（2）得到被測(cè)阻抗的測(cè)量值GS(meas)，通過(guò)傅里葉分析方法從頻域分析角度可求得被測(cè)電容GS的測(cè)量值GS(meas)及并聯(lián)電阻的測(cè)量值GS(meas)，表達(dá)式為

由于GS(meas)的表達(dá)式較為復(fù)雜，根據(jù)式（1）～式（3）無(wú)法直接判斷各部分參數(shù)引起的誤差大小。因此下文將結(jié)合實(shí)驗(yàn)測(cè)量和數(shù)值分析量化各部分的測(cè)量誤差。

2 柵極分離電容C-V特性測(cè)量誤差分析

2.1 柵極分離電容C-V特性測(cè)量實(shí)驗(yàn)

以功率SiC MOSFET為例進(jìn)行實(shí)驗(yàn)，驗(yàn)證上述等效電路模型的有效性并量化各個(gè)部分的誤差。選取某商用SiC MOSFET為測(cè)量樣本，封裝形式為T(mén)O-247-3，待測(cè)量為GS-G和GD-G。對(duì)于TO封裝的SiC MOSFET器件，可使用阻抗分析儀適配的夾具測(cè)量其柵極分離電容的-特性。以測(cè)量GS-G為例，測(cè)量的實(shí)驗(yàn)平臺(tái)如圖5所示，器件的柵極（G）、源極（S）分別與阻抗分析儀夾具輸出的高、低電位端相連，第三端漏極（D）與夾具上的保護(hù)終端相連。根據(jù)JEDEC標(biāo)準(zhǔn)規(guī)定，測(cè)量頻率低于2MHz。不同頻率下SiC MOSFET柵極電容的-特性如圖6所示。圖6a～圖6c分別展示了使用阻抗分析儀不同測(cè)量頻率下GS-G、GD-G和柵極輸入電容ISS-G的測(cè)量結(jié)果。ISS的測(cè)試中，器件的DS短接，不涉及第三端屏蔽，該結(jié)果的展示僅為說(shuō)明柵極分離電容GS、GD和柵極輸入電容ISS間的關(guān)系。需說(shuō)明的是，經(jīng)測(cè)量，被測(cè)器件的TH= 2.6V，on=80mW。

圖5 阻抗分析儀測(cè)量功率MOSFET CGS-VG實(shí)驗(yàn)平臺(tái)

圖6 不同頻率下SiC MOSFET柵極電容的C-V特性

對(duì)于ISS，圖6c的測(cè)量結(jié)果與理論一致，即隨G增大，高低頻下ISS在G＞TH時(shí)總會(huì)增大到飽和態(tài)，與低柵壓下，溝道積累時(shí)的電容一致。這是由于在G＞TH時(shí)，器件的漏極和源極均能夠給溝道區(qū)提供自由電子[21]。然而，圖6a、圖6b中，不同測(cè)量頻率下GS、GD的測(cè)量結(jié)果局部存在較大分散性。大約以TH為分界線，在G＜TH時(shí)，不同頻率下的測(cè)量結(jié)果幾乎重合，僅在G=-10V附近測(cè)量存在較小分散性；而在G＞TH時(shí)，不同頻率下測(cè)量結(jié)果分散性很大，且隨頻率的增大，GS的測(cè)量值逐漸減小，GD的測(cè)量值逐漸增大，二者的和恒為ISS?？紤]到SiC MOSFET的柵極SiC/SiO2界面處存在較高的界面態(tài)密度，在不同測(cè)量頻率下界面態(tài)電荷的充放電狀態(tài)不同，可能會(huì)導(dǎo)致電容的變化。圖6a、圖6b中，對(duì)于G＞TH時(shí)不同頻率下GS、GD出現(xiàn)的分散性，無(wú)法確定其是由測(cè)量誤差還是由界面電荷引起，也無(wú)法判斷測(cè)量結(jié)果的正確性。這是因?yàn)樵贕＞TH階段，器件DS間狀態(tài)發(fā)生改變，引起測(cè)量電路的拓?fù)涓淖儯又缑骐姾傻挠绊?，此時(shí)電路中并不是單一變量。因此首先有必要對(duì)該測(cè)量結(jié)果中阻抗分析儀引入的測(cè)量誤差進(jìn)行分析。

2.2 柵極分離電容C-V特性測(cè)量誤差分析

定義GS和GS的測(cè)量誤差系數(shù)分別為

同上，以GS-G為例進(jìn)行分析。顯然，圖6柵極分離電容的測(cè)量結(jié)果中，測(cè)量頻率為40kHz和100kHz時(shí)的測(cè)量結(jié)果幾乎完全重合。但當(dāng)測(cè)量頻率低于100kHz時(shí)，器件導(dǎo)通后的測(cè)量結(jié)果明顯有毛刺或者不規(guī)則振蕩，可見(jiàn)頻率太低時(shí)儀器的測(cè)量精度會(huì)降低，這一點(diǎn)在文獻(xiàn)[13]中也有提及?；诖?，后文的誤差分析取測(cè)量頻率范圍為100kHz～2MHz。為便于分析，本文取測(cè)量中固定柵壓下的一個(gè)點(diǎn)進(jìn)行分析，由于測(cè)量差異在G＞TH階段出現(xiàn)，本文取G=TH（臨界點(diǎn)）處對(duì)應(yīng)的電路參數(shù)對(duì)圖3、圖4的等效電路模型進(jìn)行量化。若認(rèn)為此時(shí)器件尚未導(dǎo)通，則對(duì)應(yīng)圖3的等效電路模型，模型中的參數(shù)分別為GS=1.3nF,GS=2kW，GD=1nF,GD=2kW,DS=400pF,DS=2kW。其中，DS的值與G無(wú)關(guān)，因此其參照了器件的數(shù)據(jù)手冊(cè)中漏極電壓D與柵極電壓G均為0時(shí)對(duì)應(yīng)的值；若此時(shí)器件已經(jīng)導(dǎo)通，則對(duì)應(yīng)圖4的等效電路模型，模型中的參數(shù)除DS間變?yōu)閛n=80mW外，其他參數(shù)不變。為驗(yàn)證第1節(jié)圖3、圖4等效電路模型的有效性，下文均分器件導(dǎo)通前（G＜TH）和導(dǎo)通后（G＞TH）兩個(gè)階段對(duì)測(cè)量誤差進(jìn)行分析。

2.2.11引入的誤差分析

根據(jù)器件導(dǎo)通前后對(duì)應(yīng)的圖3、圖4等效電路模型，在器件導(dǎo)通前后GD間電路拓?fù)洳蛔?，?引入的誤差應(yīng)較小。在3=5=10nH的條件下，取1=0～100nH，圖7a、圖7b分別展示了器件導(dǎo)通前后1的誤差分析結(jié)果。

圖7 L1引入的誤差

2.2.23引入的誤差分析

根據(jù)器件導(dǎo)通前后對(duì)應(yīng)的圖3、圖4等效電路模型，改變器件導(dǎo)通前后DS間電路拓?fù)洌势骷?dǎo)通后3引入的誤差會(huì)發(fā)生變化。類(lèi)似地，控制1=5=10nH，取3=0～100nH，在G=TH的等效電路模型下分析導(dǎo)通前后3引入的誤差，結(jié)果分別如圖8所示。

圖8 L3引入的誤差

由圖8b可得，G＞TH時(shí)，在固定的測(cè)量頻率下，測(cè)量電容隨3的增大而減??；在固定的3取值下，測(cè)量電容隨測(cè)量頻率的變化非單調(diào)，且存在一定的分散性。提取圖8b中幾個(gè)頻點(diǎn)下的結(jié)果轉(zhuǎn)換成二維圖如圖9所示。

由圖9可得，隨3的變化，100kHz下的測(cè)量結(jié)果最穩(wěn)定。且5=10nH的前提下，大約在3=10nH時(shí)測(cè)量結(jié)果最準(zhǔn)確。由器件導(dǎo)通后圖4的等效電路模型可得，器件導(dǎo)通后DS間呈低阻態(tài)，電路可等效為5和on串聯(lián)后再與3并聯(lián)分流，實(shí)際測(cè)得的電流即流過(guò)3的電流與5相關(guān)，因此測(cè)量結(jié)果最準(zhǔn)確時(shí)3的取值顯然依賴于5的大小。由器件導(dǎo)通后的分析結(jié)果可見(jiàn)，3引入的誤差增大，驗(yàn)證了等效電路模型和分析的有效性。

圖9 VG＞VTH，不同頻率下L3引入的誤差

2.2.35引入的誤差分析

根據(jù)器件導(dǎo)通前后對(duì)應(yīng)的圖3、圖4等效電路模型，在器件導(dǎo)通前寄生參數(shù)的影響應(yīng)都較小。器件導(dǎo)通后由于DS間呈低導(dǎo)通電阻，3和5將直接影響實(shí)際流過(guò)電流表的電流，此時(shí)5的誤差不可忽略。對(duì)于測(cè)量系統(tǒng)中的阻抗分析儀及其適配的夾具，在1和3的部分不存在人為引入的其他電路元件，因此測(cè)量系統(tǒng)本身引入的1、3寄生阻抗值很小。在此，假定阻抗分析儀及夾具測(cè)量器件的-特性時(shí)引入的1=3=10nH?？紤]到實(shí)際的電路連接，屏蔽端阻抗5的值可能較大，因此取5=10～200nH進(jìn)行誤差分析。圖10a、圖10b分別展示了器件導(dǎo)通前后5的誤差分析結(jié)果。

圖10 L5引入的誤差

電流通過(guò)DS回流到電流表中，影響測(cè)量電流。在器件導(dǎo)通前，由于DS間呈電容和電阻的并聯(lián)，DS很大，因此5及頻率的影響很小。以上分析表明，對(duì)于本文的被測(cè)器件，在器件導(dǎo)通前保護(hù)終端引入的寄生電感5在200nH以內(nèi)時(shí)對(duì)測(cè)量結(jié)果的影響誤差均很小，可忽略不計(jì)。

圖11 VG＞VTH，不同頻率下L5引入的誤差

假定上述分析成立，取測(cè)量結(jié)果分散性最大的點(diǎn)（G=10V）進(jìn)一步分析導(dǎo)通狀態(tài)下的誤差。以= 100kHz的測(cè)量結(jié)果為基準(zhǔn)，G=10V時(shí)，GS= 1.67nF,GS=2kW，GD=0.73nF,GD=2kW，此時(shí)器件已經(jīng)導(dǎo)通，因此按照?qǐng)D4的等效電路模型進(jìn)行分析，DS間取on=80mW。誤差分析結(jié)果如圖12所示。

圖12 VG＞VTH，不同頻率下L5引入的誤差（分析點(diǎn)為VG=10V）

需注意的是，上述分析均以3=10nH為前提。顯然，器件導(dǎo)通后3和5共同影響不同頻率下的測(cè)量結(jié)果。二者間的關(guān)系以及如何通過(guò)二者的有效匹配實(shí)現(xiàn)最準(zhǔn)確的測(cè)量將在第3節(jié)中進(jìn)行討論。

2.2.4 導(dǎo)通電阻的誤差分析

上述分析表明阻抗分析儀測(cè)量功率MOSFET器件柵極分離電容-特性時(shí)，測(cè)量誤差主要發(fā)生在器件導(dǎo)通后，主要原因是器件導(dǎo)通后DS間的低阻態(tài)引起的屏蔽端寄生電感5與自動(dòng)平衡電橋的等效輸入阻抗3的分流。顯然，器件導(dǎo)通后，導(dǎo)通電阻的值必然會(huì)影響測(cè)量結(jié)果。假定3=5=10nH，分析導(dǎo)通電阻對(duì)測(cè)量結(jié)果的影響，結(jié)果如圖13所示。

圖13 VG＞VTH，導(dǎo)通電阻引入的誤差

3 柵極分離電容C-V特性模型驗(yàn)證與測(cè)量調(diào)控

3.1 柵極分離電容C-V特性測(cè)量誤差分析的實(shí)驗(yàn)

對(duì)于確定的被測(cè)系統(tǒng)，被測(cè)器件的導(dǎo)通電阻on確定，自動(dòng)平衡電橋的等效輸入阻抗3一般也確定。因此根據(jù)第2節(jié)對(duì)測(cè)量等效電路模型的數(shù)值分析可得，阻抗分析儀測(cè)量功率MOSFET的柵極分離電容-特性時(shí)，測(cè)量誤差主要來(lái)源是器件導(dǎo)通后屏蔽端寄生阻抗5的影響，且其引入誤差與測(cè)量頻率密切相關(guān)，因此主要通過(guò)實(shí)驗(yàn)驗(yàn)證這部分引入的誤差。同上，以測(cè)量GS-G為例，通過(guò)實(shí)驗(yàn)中在器件的D端串聯(lián)不同大小的電感來(lái)研究5對(duì)測(cè)量結(jié)果的影響，串聯(lián)的電感用S來(lái)表示。在測(cè)量頻率為1MHz和100kHz下測(cè)量的GS-G結(jié)果如圖14所示。

由圖14可得，不同測(cè)量頻率下，屏蔽端串聯(lián)的寄生電感在0～63.4nH變化時(shí)，僅影響G＞TH段的電容測(cè)量結(jié)果，G＜TH的測(cè)量結(jié)果完全重合，驗(yàn)證了測(cè)量誤差出現(xiàn)在器件導(dǎo)通后，且與屏蔽端寄生電感有關(guān)；G＞TH時(shí)，測(cè)量所得電容隨屏蔽端寄生電感的增大而增大，且=100kHz時(shí)測(cè)量結(jié)果的分散性較=1MHz時(shí)小，這與圖10b的數(shù)值分析結(jié)果一致，驗(yàn)證了誤差分析的有效性。

3.2 柵極分離電容C-V特性測(cè)量調(diào)控與實(shí)驗(yàn)驗(yàn)證

器件導(dǎo)通后，屏蔽端的寄生電感將起到兩方面的作用：一是屏蔽掉流過(guò)1和GD的電流，這部分與器件是否導(dǎo)通無(wú)關(guān)，圖10a的分析證明了5在200nH以內(nèi)時(shí)這部分的影響很小，可忽略不計(jì)；二是器件導(dǎo)通后，DS間呈現(xiàn)低阻態(tài)，此時(shí)被測(cè)電流會(huì)通過(guò)DS間的低阻流向屏蔽端，導(dǎo)致流過(guò)電流表的電流減小，即5與3間存在并聯(lián)分流的關(guān)系。因此需要3和5的匹配以實(shí)現(xiàn)準(zhǔn)確測(cè)量。

圖14 不同頻率下，不同屏蔽端寄生電感的測(cè)量結(jié)果

圖15 VG＞VTH，不同L3下L5(opti)

由圖15可得，100kHz下G=10V與G=TH時(shí)的5(opti)相等，且隨3的增大而增大，驗(yàn)證了100kHz下測(cè)量結(jié)果的穩(wěn)定性。低頻100kHz測(cè)量時(shí)寄生阻抗小，隨G的變化5(opti)基本穩(wěn)定在一個(gè)確定的值，且該值僅與3相關(guān)。2MHz下G=10V時(shí)的5(opti)大于G=TH的值，這是由于在器件導(dǎo)通后，器件的GS和GD隨著G的變化而改變，并且隨著G的增大，GS和GD的差值也增大，導(dǎo)致在高頻下測(cè)量時(shí)5(opti)隨G的增大而增大，同時(shí)5(opti)也隨3的增大而增大。

Tab.1 under different L3 (VG＞VTH)

綜上分析，針對(duì)阻抗分析儀準(zhǔn)確測(cè)量功率MOSFET器件柵極分離電容的-特性提出以下三點(diǎn)調(diào)控方法，并通過(guò)本文中利用阻抗分析儀適配的夾具測(cè)量功率MOSFET的GS-G實(shí)驗(yàn)進(jìn)行驗(yàn)證。

1）低頻測(cè)量不做補(bǔ)償

若使用阻抗分析儀及其適配的夾具進(jìn)行測(cè)量，測(cè)量系統(tǒng)本身引入的3和5值較小，此時(shí)測(cè)量頻率越低，測(cè)量結(jié)果越準(zhǔn)確。然而受儀器精度限制，測(cè)量頻率小于100kHz時(shí)，波形存在不規(guī)則振蕩，因此實(shí)際測(cè)量頻率為100kHz時(shí)，測(cè)量誤差最小。經(jīng)本文分析，若阻抗分析儀及測(cè)量夾具本身引入的寄生電感滿足3＜15nH、5＜19nH，100kHz下的測(cè)量結(jié)果誤差均小于2%，即在2%的誤差允許范圍內(nèi)可認(rèn)為100kHz的測(cè)量結(jié)果較為準(zhǔn)確。

圖14的結(jié)果側(cè)面反映了本方案的有效性。圖中，在屏蔽端串聯(lián)的寄生電感S=0nH的情況下測(cè)量系統(tǒng)中的寄生參數(shù)僅為阻抗分析儀及其適配的夾具引入的部分，而測(cè)量系統(tǒng)本身引入的3、5值均很小。故認(rèn)為100kHz下的測(cè)量誤差最小，測(cè)量結(jié)果最準(zhǔn)確。

2）低頻測(cè)量做補(bǔ)償

針對(duì)被測(cè)元器件的不同封裝形式、不同測(cè)量方式（比如探針臺(tái)測(cè)試芯片等），需要引入其他的測(cè)量引線或者自主設(shè)計(jì)適配的夾具，此時(shí)3、5均可改變。由圖15可得，在較低頻率如100kHz下測(cè)量時(shí)，5(opti)僅與3相關(guān)，且二者呈近似線性關(guān)系，表達(dá)式可寫(xiě)為

式中，、分別為5(opti)與3線性關(guān)系中的斜率和截距。

在100kHz下測(cè)量時(shí)，按式（6）對(duì)5和3進(jìn)行補(bǔ)償，可以得到最準(zhǔn)確的測(cè)量結(jié)果。對(duì)于本文的測(cè)量系統(tǒng)，100kHz測(cè)量時(shí)對(duì)應(yīng)的=1.15、=-0.33。

由于本文實(shí)驗(yàn)利用阻抗分析儀適配的夾具進(jìn)行測(cè)量，夾具本身引入的3、5的準(zhǔn)確值無(wú)法獲知，為驗(yàn)證低頻測(cè)量補(bǔ)償方案的有效性，只能通過(guò)在器件的源極與漏極分別補(bǔ)償不同值的3和5來(lái)使補(bǔ)償后100kHz的測(cè)量值與未補(bǔ)償時(shí)的結(jié)果一致，實(shí)驗(yàn)結(jié)果如圖16所示。

圖16 100kHz下做補(bǔ)償?shù)膶?shí)驗(yàn)結(jié)果

對(duì)比圖16中3補(bǔ)償10.5nH時(shí)，5不補(bǔ)償和補(bǔ)償28.6nH兩種情況，顯然當(dāng)5不補(bǔ)償時(shí)，器件導(dǎo)通后的測(cè)量誤差很大，此時(shí)5再補(bǔ)償28.6nH，測(cè)量結(jié)果準(zhǔn)確，證明了補(bǔ)償可行性；此外，D32=10.5nH、D52=28.6nH和D33=27.5nH、D53=51.5nH兩組補(bǔ)償參數(shù)下均與未補(bǔ)償時(shí)100kHz下的測(cè)量結(jié)果相同，即測(cè)量結(jié)果準(zhǔn)確。且滿足如下方程

式（7）證明了在誤差允許范圍內(nèi)，補(bǔ)償參數(shù)符合式（6）所提出的補(bǔ)償關(guān)系式，定量驗(yàn)證了低頻測(cè)量做補(bǔ)償?shù)挠行浴?/p>

3）高頻測(cè)量做補(bǔ)償

根據(jù)JEDEC標(biāo)準(zhǔn)規(guī)定，測(cè)量頻率小于2MHz。受限于測(cè)量?jī)x器的頻率范圍或考慮到其他測(cè)量頻率的要求，有時(shí)需在100kHz～2MHz間的頻點(diǎn)進(jìn)行測(cè)量。經(jīng)本文分析，通過(guò)5(opti)和3間的匹配可實(shí)現(xiàn)不同頻率下的準(zhǔn)確測(cè)量。

由圖15可得，較高頻率下5(opti)不僅與3相關(guān)，而且與G有關(guān)。高頻下5(opti)與3仍呈近似線性關(guān)系，計(jì)及G影響時(shí)，G越大，隨3的增大，5(opti)增大的速率越快，但仍呈線性關(guān)系。高頻下G=TH時(shí)5(opti)與3的線性關(guān)系與100kHz時(shí)基本平行，即斜率一致。故高頻下5(opti)和3的關(guān)系可表示為

式中，與式（6）中的相同，表示了G=TH時(shí)5(opti)與3需滿足的線性關(guān)系；為G＞TH時(shí)G對(duì)5(opti)的影響；為考慮G影響后5(opti)與3線性關(guān)系中的截距。

需注意的是，式（8）僅代表固定頻率、固定G時(shí)的補(bǔ)償方案，若固定3、不同G下進(jìn)行其他頻率的準(zhǔn)確測(cè)量，需通過(guò)圖4的等效電路模型求解對(duì)應(yīng)的補(bǔ)償參數(shù)。對(duì)于本文的測(cè)量系統(tǒng)，2MHz、G=10V下的=1.15、=-0.5。

此調(diào)控方法的驗(yàn)證方式同2），實(shí)驗(yàn)結(jié)果如圖17所示。

圖17 2MHz做補(bǔ)償?shù)膶?shí)驗(yàn)結(jié)果

同上分析，對(duì)比圖17中5補(bǔ)償51.6nH，3不補(bǔ)償和補(bǔ)償12.6nH兩種情況，顯然當(dāng)3不補(bǔ)償時(shí)，2MHz下G=10V時(shí)測(cè)量誤差達(dá)到了15%，此時(shí)3再補(bǔ)償12.6nH，測(cè)量誤差減小到1.8%，認(rèn)為測(cè)量準(zhǔn)確，證明了高頻補(bǔ)償可行性；此外，D32=12.6nH、D52=51.6nH和D33=20.5nH、D53=70.5nH兩組補(bǔ)償參數(shù)下均實(shí)現(xiàn)了G=10V時(shí)2MHz與未補(bǔ)償時(shí)100kHz下測(cè)量結(jié)果幾乎相同，即測(cè)量準(zhǔn)確，且滿足

式（9）證明了在誤差允許范圍內(nèi)，補(bǔ)償參數(shù)符合式（8）所提出的補(bǔ)償關(guān)系式，定量驗(yàn)證了高頻測(cè)量做補(bǔ)償?shù)挠行浴?/p>

4 結(jié)論

本文重點(diǎn)研究了阻抗分析儀測(cè)量功率MOSFET器件柵極分離電容-特性的誤差問(wèn)題，建立了測(cè)量的等效電路模型，揭示了引入誤差的原因，結(jié)合實(shí)驗(yàn)數(shù)值分析了各部分寄生參數(shù)引入的誤差大小，驗(yàn)證了模型的有效性并針對(duì)測(cè)量準(zhǔn)確性提出一些建議。主要結(jié)論如下：

1）阻抗分析儀測(cè)量功率MOSFET器件柵極分離電容的-特性時(shí)，器件導(dǎo)通后DS間由電容電阻的并聯(lián)轉(zhuǎn)變?yōu)榈蛯?dǎo)通電阻，引起電路拓?fù)涞母淖?，因此引入了測(cè)量誤差。

2）屏蔽端的寄生電感是引入功率MOSFET器件柵極分離電容-特性測(cè)量誤差的主要參數(shù)。在器件導(dǎo)通后，其與自動(dòng)平衡電橋的等效輸入阻抗分流進(jìn)而影響了測(cè)量結(jié)果。

3）提出了自動(dòng)平衡電橋的等效輸入阻抗和屏蔽端寄生電感在一定范圍內(nèi)時(shí)低頻測(cè)量不補(bǔ)償?shù)姆椒?，及不同頻率下二者按一定關(guān)系匹配補(bǔ)償?shù)姆椒▉?lái)實(shí)現(xiàn)功率MOSFET器件柵極分離電容的-特性的準(zhǔn)確測(cè)量。本文所提調(diào)控方法對(duì)使用阻抗分析儀適配夾具或自制夾具測(cè)量功率器件柵極-特性均具有重要的指導(dǎo)意義。

[1] 盛況, 任娜, 徐弘毅. 碳化硅功率器件技術(shù)綜述與展望[J]. 中國(guó)電機(jī)工程學(xué)報(bào), 2020, 40(6): 1741- 1753.

Sheng Kuang, Ren Na, Xu Hongyi. A recent review on silicon carbide power devices technologies[J]. Proceedings of the CSEE, 2020, 40(6): 1741-1753.

[2] 高暉勝, 訾鵬, 黃林彬, 等. 能量約束下電力電子并網(wǎng)裝備的最優(yōu)頻率控制[J]. 電力系統(tǒng)自動(dòng)化, 2020, 44(17): 9-18.

Gao Huisheng, Zi Peng, Huang Linbin, et al. Optimal frequency control of grid-connected power electronic devices with energy constraints[J]. Automation of Electric Power Systems, 2020, 44(17): 9-18.

[3] 頊佳宇, 李學(xué)寶, 崔翔, 等. 高壓大功率IGBT器件封裝用有機(jī)硅凝膠的制備工藝及耐電性[J]. 電工技術(shù)學(xué)報(bào), 2021, 36(2): 352-361.

Xu Jiayu, Li Xuebao, Cui Xiang, et al. Preparation process and breakdown properties of silicone gel used for the encapsulation of IGBT power modules[J]. Transactions of China Electrotechnical Society, 2021, 36(2): 352-361.

[4] 周林, 李寒江, 解寶, 等. SiC MOSFET的Saber建模及其在光伏并網(wǎng)逆變器中的應(yīng)用和分析[J]. 電工技術(shù)學(xué)報(bào), 2019, 34(20): 4251-4263.

Zhou Lin, Li Hanjiang, Xie Bao, et al. Saber modeling of SiC MOSFET and its application and analysis in photovoltaic grid-connected inverter[J]. Transactions of China Electrotechnical Society, 2019, 34(20): 4251-4263.

[5] 陳杰, 鄧二平, 趙子軒, 等. 不同老化試驗(yàn)方法下SiC MOSFET失效機(jī)理分析[J]. 電工技術(shù)學(xué)報(bào), 2020, 35(24): 5105-5114.

Chen Jie, Deng Erping, Zhao Zixuan, et al. Failure mechanism analysis of SiC MOSFET under different aging test methods[J]. Transactions of China Electro- technical Society, 2020, 35(24): 5105-5114.

[6] 王莉娜, 馬浩博, 袁愷, 等. SiC MOSFET半橋電路開(kāi)關(guān)瞬態(tài)過(guò)電流、過(guò)電壓建模與影響因素分析[J]. 電工技術(shù)學(xué)報(bào), 2020, 35(17): 3652-3665.

Wang Lina, Ma Haobo, Yuan Kai, et al. Modeling and influencing factor analysis of SiC MOSFET half- bridge circuit switching transient overcurrent and overvoltage[J]. Transactions of China Electro- technical Society, 2020, 35(17): 3652-3665.

[7] 張建忠, 吳海富, 張雅倩, 等. 一種SiC MOSFET諧振門(mén)極驅(qū)動(dòng)電路[J]. 電工技術(shù)學(xué)報(bào), 2020, 35(16): 3453-3459.

Zhang Jianzhong, Wu Haifu, Zhang Yaqian, et al. A resonant gate driver for SiC MOSFET[J]. Transa- ctions of China Electrotechnical Society, 2020, 35(16): 3453-3459.

[8] Funaki T, Phankong N, Kimoto T, et al. Measuring terminal capacitance and its voltage dependency for high-voltage power devices[J]. IEEE Transactions on Power Electronics, 2009, 24(6): 1486-1493.

[9] Habas P, Mileusnic S, Zivanov T. Characterization of power VDMOSFETs by split-measurements[C]// International Conference on Microelectronics, Nis, Yugoslavia, 2000: 339-342.

[10] Scott R S, Franz G A, Johnson J L. An accurate model for power DMOSFETs including interelectrode capacitances[J]. IEEE Transactions on Power Elec- tronics, 1991, 6(2): 192-198.

[11] Elferich R, Lopez T, Koper N. Accurate behavioural modelling of power MOSFETs based on device measurements and FE-simulations[C]//European Con- ference on Power Electronics and Applications, Dresden, Germany, 2005: 9.

[12] Ra?l S, Davat B. A physics-based modeling of interelectrode MOS capacitances of power MOSFET and IGBT[J]. IEEE Transactions on Power Elec- tronics, 2008, 23(5): 2585-2594.

[13] Lin W W, Chan P C. On the measurement of parasitic capacitances of device with more than two external terminals using an LCR meter[J]. IEEE Transactions on Electron Devices, 1991, 38(11): 2573-2575.

[14] Okawa Y, Norimatsu H, Suto H, et al. The negative capacitance effect on the-measurement of ultra thin gate dielectrics induced by the stray capacitance of the measurement system[C]//International Con- ference on Microelectronic Test Structures, Monterey, CA, USA, 2003: 197-202.

[15] JESD6 Measurement of small values of transistor capacitance[S]. VA, USA, 1967.

[16] IEC 60747 Semiconductor devices[S]. Geneva, Switzerland, 2006.

[17] Mileusnic S, Zivanov M, Habas P. MOS transistors characterization by split-method[C]//Inter- national Semiconductor Conference, Sinaia, Romania, 2001: 503-506.

[18] Moultif N, Joubert E, Masmoudi M, et al. Charac- terization of HTRB stress effects on SiC MOSFETs using photon emission spectral signatures[J]. Micro- electronics Reliability, 2017, 76/77: 243-248.

[19] Mukunoki Y, Nakamura Y, Konno K, et al. Modeling of a silicon-carbide MOSFET with focus on internal stray capacitances and inductances, and its veri- fication[J]. IEEE Transactions on Industry Appli- cations, 2018, 54(3): 2588-2597.

[20] Keysight Technologies. Impedance analyzer handbook 6th[EB/OL]. https://www.keysight.com/ca/en/assets/ 7018-06840/application-notes/5950-3000.pdf?success=true.

[21] Hu Chenming. Modern semiconductor devices for integrated circuits[M]. Upper Saddle River, NJ: Prentice Hall, 2011.

Error Analysis and Regulation Method of Impedance Analyzer in Measuring Split-Characteristics of Power MOSFET Device

（State Key Laboratory of Alternate Electrical Power System with Renewable Energy Sources North China Electric Power University Beijing 102206 China）

The accurate measurement of the split-characteristics (GS-GandGD-G) of power MOSFET devices is very important for device modeling and gate oxide reliability evaluation. Impedance analyzer is the key equipment to measure theGS-GandGD-G. When using the impedance analyzer to measure a parameter of a three-terminal device, it is necessary to shield the non-measured third terminal to eliminate the introduced parallel impedance error. However, the power MOSFET device turns on when the gate voltage exceeds the threshold voltage, which affects the measurement circuit topology and introduces other measurement errors. In this paper, a detailed error analysis of theGS-GandGD-Gmeasured by the impedance analyzer was carried out, and the reason of measurement error was revealed. The equivalent circuit model of the measurement was established, and the analytical expression of the measurement error was given. The error analysis was quantified and the effectiveness of the equivalent circuit model was verified by combining experiment and numerical analysis. Finally, three control methods that can achieve accurate measurement of-characteristics were proposed and verified by experiments. The results show that the measurement error occurs after the device turns on. The drain and source of the device transition from capacitance to low resistance. The parasitic inductance of the guarding (5) is shunted from the equivalent input impedance of the automatic balance bridge (3), which introduces errors. An accurate measurement under different frequencies can be achieved when3and5satisfya certain matching relationship.

Power MOSFET device, impedance analyzer, split-characteristics, equivalent circuit model, error analysis

10.19595/j.cnki.1000-6753.tces.210661

TN386

2021-05-10

2021-07-27

國(guó)家重點(diǎn)研發(fā)計(jì)劃資助項(xiàng)目（2018YFB0905703）。

蔡雨萌 女，1996年生，博士研究生，研究方向?yàn)楦邏捍蠊β孰娏﹄娮悠骷庋b與可靠性測(cè)試。E-mail: caiyumeng@ncepu.edu.cn

趙志斌 男，1977年生，教授，博士生導(dǎo)師，研究方向?yàn)殡姶艌?chǎng)數(shù)值計(jì)算、高壓大功率電力電子器件封裝與測(cè)試。E-mail: zhibinzhao@126.com（通信作者）

（編輯 陳 誠(chéng)）