隨著美國正式簽署《芯片與科學(xué)法案》，國內(nèi)半導(dǎo)體設(shè)計(jì)公司對于國際EDA的使用限制將越來越嚴(yán)格。但是，考慮到當(dāng)前絕大多數(shù)的設(shè)計(jì)公司還在使用國際EDA廠商的設(shè)計(jì)流程，作為后來者的國產(chǎn)EDA公司，目前絕大多數(shù)是點(diǎn)工具，且愿意使用的設(shè)計(jì)企業(yè)非常有限。面對困局，我們采訪了國內(nèi)EDA的領(lǐng)先企業(yè)芯和半導(dǎo)體的聯(lián)合創(chuàng)始人代文亮博士。

代博士提出了一個(gè)很重要的觀點(diǎn)：國產(chǎn)EDA要搶占市場需要打破用戶的使用門檻，增強(qiáng)用戶體驗(yàn)。首先是與現(xiàn)有國際設(shè)計(jì)流程的融合，讓用戶先能用起來。在這個(gè)過程中，相比用戶對布局布線工具的天然排他性，仿真EDA由于可以互相交叉驗(yàn)證，使得在用戶端可以多款工具并行使用，相對其它EDA工具的使用門檻更低。但由于和國際工具直面比較，國產(chǎn)仿真EDA的性能和質(zhì)量將會受到非常大的市場挑戰(zhàn)，有利于大浪淘沙，刪選出真正具備硬核技術(shù)的優(yōu)秀廠商。因此，兼容性和差異化是國產(chǎn)仿真EDA必須錘煉的競爭優(yōu)勢。芯和半導(dǎo)體在電磁場仿真領(lǐng)域的差異化產(chǎn)品，對國際EDA廠商的設(shè)計(jì)流程已經(jīng)形成了非常好的補(bǔ)充和優(yōu)化，從這一點(diǎn)上，國際EDA廠商歡迎與芯和的合作。基于雙方共同的利益，芯和與全球四大EDA公司都建立了非常穩(wěn)定的合作伙伴關(guān)系，無縫嵌入各大主流EDA設(shè)計(jì)平臺中，并在用戶易用性方面做了深層優(yōu)化，全面降低工程師的使用門檻，提升了設(shè)計(jì)質(zhì)量和效率。

生態(tài)鏈的建設(shè)是國產(chǎn)仿真EDA發(fā)展和突破的又一個(gè)難點(diǎn)。EDA行業(yè)本身是為半導(dǎo)體產(chǎn)業(yè)服務(wù)的，必須和整個(gè)半導(dǎo)體產(chǎn)業(yè)共同發(fā)展，先進(jìn)的工藝、先進(jìn)的封裝以及先進(jìn)的設(shè)計(jì)也必須伴隨著EDA一起來成長。芯和投入了巨大的精力在生態(tài)鏈的構(gòu)建上，因?yàn)闆]有這個(gè)生態(tài)鏈就不存在EDA工具的使用：一方面，設(shè)計(jì)公司需要EDA工具能夠支持晶圓廠的工藝，否則它不敢用你的工具做設(shè)計(jì)，因?yàn)橐坏┰O(shè)計(jì)出來的東西不符合晶圓廠工藝的需要，造成的損失是不可估量的;另一方面，晶圓廠對中小EDA工具的認(rèn)證卻并不感冒：配合EDA工具做評估認(rèn)證需要耗費(fèi)晶圓廠的技術(shù)精力，而認(rèn)證完畢加入到晶圓廠工藝后，客戶一旦使用過程中出現(xiàn)了問題，晶圓廠同樣要擔(dān)巨大的風(fēng)險(xiǎn)。所以我們評估一款EDA工具是否成功，通常首先會去看它在哪些晶圓廠工藝上得到過認(rèn)證，否則一切都是空談。大多數(shù)國產(chǎn)EDA公司，現(xiàn)在還沒有生態(tài)圈建設(shè)，更多的還是處于自我摸索和實(shí)驗(yàn)的階段，無法實(shí)際的滿足晶圓廠工藝生產(chǎn)的需要，更難提商業(yè)化。

由于芯和常年服務(wù)于國內(nèi)外龍頭設(shè)計(jì)公司和晶圓制造廠，芯和與所有主流晶圓廠、封裝廠、全球四大EDA公司及全球兩大云平臺都建立了非常穩(wěn)定的合作伙伴關(guān)系。芯和的EDA工具在半導(dǎo)體先進(jìn)工藝節(jié)點(diǎn)和先進(jìn)封裝上不斷得到驗(yàn)證，無縫嵌入各大主流EDA設(shè)計(jì)平臺中，并在用戶易用性方面做了深層優(yōu)化，全面降低工程師的使用門檻，提升設(shè)計(jì)質(zhì)量和效率。

除了這些需要突破的方向外，從半導(dǎo)體行業(yè)的視角來看，代文亮認(rèn)為HPC （High Performance Computing） 高性能計(jì)算將會是數(shù)字化轉(zhuǎn)型的一個(gè)關(guān)鍵。在前所未有的巨量數(shù)據(jù)獲取、計(jì)算、傳輸、存儲的過程中，從數(shù)據(jù)中心、云計(jì)算、網(wǎng)絡(luò)到5G通信和AI大數(shù)據(jù)分析，從邊緣計(jì)算到智能汽車自動駕駛，HPC無處不在。當(dāng)摩爾定律接近物理極限，通過SoC單芯片的進(jìn)步已經(jīng)很難維系更高性能的HPC，整個(gè)系統(tǒng)層面的異構(gòu)集成將成為半導(dǎo)體高速增長的最重要引擎之一。我們看到越來越多的系統(tǒng)公司開始垂直整合，自研芯片已經(jīng)成為新的風(fēng)潮，從系統(tǒng)最終應(yīng)用的角度倒退來規(guī)劃異構(gòu)集成中的所有芯片和封裝設(shè)計(jì)，進(jìn)行協(xié)同設(shè)計(jì)和仿真分析。所有這些趨勢都對EDA構(gòu)成了巨大的挑戰(zhàn)，傳統(tǒng)的圍繞單芯片SoC PPA提升為主導(dǎo)思想的設(shè)計(jì)流程、仿真分析方法都需要得到重構(gòu)，以滿足系統(tǒng)整合設(shè)計(jì)的新需求。為了填補(bǔ)異構(gòu)集成設(shè)計(jì)分析這個(gè)市場空白，國際領(lǐng)先的EDA廠商都在開發(fā)前所未有的EDA解決方案，也給了國內(nèi)仿真EDA彎道超車的最佳時(shí)機(jī)。

縱觀國內(nèi)從事EDA的企業(yè)，芯和半導(dǎo)體是國內(nèi)唯一一家從系統(tǒng)設(shè)計(jì)的角度出發(fā)來布局EDA產(chǎn)品線的公司。專注在仿真EDA這一領(lǐng)域，芯和通過十年的研發(fā)形成了一整套從芯片、封裝到板級的完整仿真EDA解決方案，并在去年底推出了全球首個(gè)3DIC Chiplet先進(jìn)封裝EDA平臺。

異構(gòu)設(shè)計(jì)對EDA的挑戰(zhàn)

單一內(nèi)核的芯片越來越難以滿足應(yīng)用場景的計(jì)算需求，那么面對越來越流行的異構(gòu)計(jì)算架構(gòu)，代文亮總結(jié)了異構(gòu)架構(gòu)對EDA設(shè)計(jì)提出的兩個(gè)方面的挑戰(zhàn)。

一是設(shè)計(jì)平臺的挑戰(zhàn)。異構(gòu)集成芯片區(qū)別于傳統(tǒng)的數(shù)字芯片和模擬芯片，作為一個(gè)新的領(lǐng)域，它并沒有成熟的設(shè)計(jì)分析解決方案。傳統(tǒng)點(diǎn)工具組合所形成的設(shè)計(jì)流程很難滿足產(chǎn)品設(shè)計(jì)周期（TTM）要求，更無法滿足3D堆疊而帶來的復(fù)雜信號完整性、電源完整性和熱仿真等多物理分析的需求。芯和半導(dǎo)體在去年年底推出了“3DIC先進(jìn)封裝設(shè)計(jì)分析全流程”EDA平臺。這是業(yè)界首個(gè)用于3DIC多芯片系統(tǒng)設(shè)計(jì)分析的統(tǒng)一平臺，為用戶構(gòu)建了一個(gè)完全集成、性能卓著且易于使用的環(huán)境，提供了從開發(fā)、設(shè)計(jì)、驗(yàn)證、信號完整性仿真、電源完整性仿真到最終簽核的3DIC全流程解決方案，全面支持2.5D Interposer， 3DIC和Chiplet設(shè)計(jì)。

二是互聯(lián)互通接口標(biāo)準(zhǔn)的挑戰(zhàn)。由于缺少統(tǒng)一的接口標(biāo)準(zhǔn)，不同工藝、功能和材質(zhì)的裸芯片之間沒有統(tǒng)一的通信接口，限制了不同芯片之間的互聯(lián)互通。因此，統(tǒng)一的接口標(biāo)準(zhǔn)對于先進(jìn)封裝，尤其是Chiplet的發(fā)展和生態(tài)系統(tǒng)的構(gòu)建至關(guān)重要。

由英特爾牽頭，聯(lián)合了臺積電、三星、日月光（ASE）、AMD、ARM、高通、谷歌、Meta（Facebook）、微軟等十家行業(yè)領(lǐng)先公司于今年3月成立UCIe聯(lián)盟，旨在打造一個(gè)全新的Chiplet互聯(lián)和開放標(biāo)準(zhǔn)UCIe。芯和半導(dǎo)體今年成為首家入選UCIe聯(lián)盟的國產(chǎn)EDA，通過積極參與UCIe全球通用芯片互聯(lián)標(biāo)準(zhǔn)的制定與推進(jìn)，并結(jié)合中國市場的應(yīng)用特點(diǎn)，芯和將有機(jī)會不斷優(yōu)化其“3DIC先進(jìn)封裝設(shè)計(jì)分析全流程”EDA平臺，幫助國內(nèi)企業(yè)始終與國際上最先進(jìn)的Chiplet技術(shù)和應(yīng)用保持同步，為推動中國半導(dǎo)體產(chǎn)業(yè)先進(jìn)工藝、先進(jìn)封裝技術(shù)的發(fā)展及應(yīng)用做出積極貢獻(xiàn)。

芯和的仿真EDA解決方案

作為國內(nèi)EDA行業(yè)的領(lǐng)導(dǎo)者，芯和半導(dǎo)體通過十二年的研發(fā)形成了一整套從芯片-封裝到板級、覆蓋半導(dǎo)體全產(chǎn)業(yè)鏈的仿真EDA解決方案。以系統(tǒng)分析為驅(qū)動，芯和半導(dǎo)體的仿真EDA打通了后摩爾時(shí)代IC設(shè)計(jì)的所有仿真節(jié)點(diǎn)，全面支持先進(jìn)工藝和先進(jìn)封裝。

● 在先進(jìn)工藝端，芯和半導(dǎo)體通過了各大晶圓廠的主流工藝的認(rèn)證，提供了業(yè)界頂尖的片上芯片建模和仿真能力，保障芯片級的PPA。2021年，全球第二大晶圓廠三星宣布芯和半導(dǎo)體正式成為其SAFE-EDA生態(tài)系統(tǒng)合作伙伴，芯和半導(dǎo)體的片上無源電磁場（EM）仿真套件已成功通過三星晶圓廠的8納米低功耗（8LPP）工藝技術(shù)認(rèn)證。

● 在先進(jìn)封裝端，芯和半導(dǎo)體的仿真分析方案從傳統(tǒng)封裝延伸到2.5D/3D Chiplet異構(gòu)集成封裝領(lǐng)域，提供了完善的系統(tǒng)仿真分析能力。2021年，芯和半導(dǎo)體發(fā)布了全球首個(gè)3DIC先進(jìn)封裝設(shè)計(jì)分析EDA平臺，成為國內(nèi)XPU、人工智能等HPC芯片公司的首選。

● 此外，跟隨著后摩爾時(shí)代以系統(tǒng)集成設(shè)計(jì)為發(fā)展的方向，芯和半導(dǎo)體在支持好先進(jìn)工藝和先進(jìn)封裝的同時(shí)，構(gòu)建了“電子系統(tǒng)”建模仿真分析EDA平臺，包括射頻系統(tǒng)分析平臺和高速數(shù)字系統(tǒng)分析平臺等，從系統(tǒng)集成設(shè)計(jì)和分析的角度來幫助設(shè)計(jì)師提升各種電子產(chǎn)品的PPA，縮短產(chǎn)品上市周期。

這些自主創(chuàng)新的產(chǎn)品，快速縮小了與國際領(lǐng)先EDA的差距，為國內(nèi)外新一代高速高頻智能電子產(chǎn)品的設(shè)計(jì)賦能和加速。