全釗鋒 劉超娜*

（1、廣西民族師范學(xué)院，廣西 崇左 532200 2、廣西職業(yè)技術(shù)學(xué)院，廣西 南寧 530100）

1 概述

隨著技術(shù)的不斷更新，集成芯片的精密度越來越高，為了解決芯片內(nèi)部各個(gè)模塊的通信，提高芯片的性能，提出了片上系統(tǒng)（SOC，System On Chip）以及片上網(wǎng)絡(luò)系統(tǒng)（NOC，Network On Chip）兩種解決方案。這兩種方案大大地提高了芯片內(nèi)部的通信性能，降低通信的時(shí)延，為集成電路芯片往密度更大，規(guī)模更廣，精確度更高的方向發(fā)展。片上網(wǎng)絡(luò)是為了解決片上系統(tǒng)傳統(tǒng)總線結(jié)構(gòu)以及全局異步局部同步問題而提出的一種系統(tǒng)設(shè)計(jì)方法[1]，片上網(wǎng)絡(luò)是專門用于芯片內(nèi)部互連的通信網(wǎng)絡(luò)，它借鑒了計(jì)算機(jī)網(wǎng)絡(luò)中分組交換的通信方法，可以根據(jù)應(yīng)用靈活地采用多種網(wǎng)絡(luò)拓?fù)浣Y(jié)構(gòu)互連片上系統(tǒng)或者IP 核[2]。為了更好地探索和研究NOC 系統(tǒng)的性能，本設(shè)計(jì)以2D-Mesh 網(wǎng)絡(luò)結(jié)構(gòu)為基礎(chǔ)[3]，結(jié)合FPGA 載體，設(shè)計(jì)3x3 網(wǎng)絡(luò)拓?fù)浣Y(jié)構(gòu)的NOC 系統(tǒng)資源節(jié)點(diǎn)，為研究和測(cè)試NOC 系統(tǒng)性能提高良好的硬件平臺(tái)基礎(chǔ)。

2 NOC 系統(tǒng)

NOC 系統(tǒng)主要是由路由節(jié)點(diǎn)、資源節(jié)點(diǎn)、資源網(wǎng)絡(luò)接口組成[4-5]，如圖1 所描述的是3x3 的2D-Mesh 網(wǎng)絡(luò)拓?fù)浣Y(jié)構(gòu)，該拓?fù)浣Y(jié)構(gòu)中路由節(jié)點(diǎn)的構(gòu)建主要是由FPGA利用Verilog 硬件編程語言設(shè)計(jì)而成，它的功能主要是負(fù)責(zé)路由節(jié)點(diǎn)之間的通信、路由節(jié)點(diǎn)與資源節(jié)點(diǎn)之間的通信以及路由決策等。而資源網(wǎng)絡(luò)接口是介于路由節(jié)點(diǎn)與資源節(jié)點(diǎn)之間的通信接口[6]，它的構(gòu)建主要也是采取FPGA 內(nèi)部的邏輯單元通過硬件編程語言設(shè)計(jì)而成，它的功能主要是資源節(jié)點(diǎn)的信息通過資源網(wǎng)絡(luò)接口編碼、打包、轉(zhuǎn)換等操作發(fā)送到近端的路由節(jié)點(diǎn)，近端的路由節(jié)點(diǎn)根據(jù)路由信息查詢路由決策表，發(fā)送到目的路由節(jié)點(diǎn)，目的路由節(jié)點(diǎn)通過資源網(wǎng)絡(luò)接口進(jìn)行解碼、解包、轉(zhuǎn)換等操作后發(fā)送到目的資源節(jié)點(diǎn)，從而完成數(shù)據(jù)的發(fā)送和接收，資源網(wǎng)絡(luò)接口在期間起到搭建路由節(jié)點(diǎn)和資源節(jié)點(diǎn)的橋梁作用。資源節(jié)點(diǎn)是具有一定功能的完整的系統(tǒng)，比如高速數(shù)據(jù)采集系統(tǒng)、圖像采集系統(tǒng)、以太網(wǎng)傳輸系統(tǒng)、溫度控制系統(tǒng)等。NOC 系統(tǒng)中路由節(jié)點(diǎn)和資源網(wǎng)絡(luò)接口是保障傳輸數(shù)據(jù)的高速有效，而NOC 系統(tǒng)功能的主要體現(xiàn)在資源節(jié)點(diǎn)上，資源節(jié)點(diǎn)處理的對(duì)象和處理的能力直接影響整個(gè)NOC 系統(tǒng)的功能。

圖1 基于2D-Mesh 的3x3 拓?fù)浣Y(jié)構(gòu)

3 資源節(jié)點(diǎn)設(shè)計(jì)

本設(shè)計(jì)的3X3 的2D-Mesh 拓?fù)浣Y(jié)構(gòu)的NOC 系統(tǒng)，路由節(jié)點(diǎn)與資源網(wǎng)絡(luò)接口是由FPGA 內(nèi)部邏輯單元通過Verilog 硬件編程語言設(shè)計(jì)而成，而涉及到的9 個(gè)資源節(jié)點(diǎn)如圖2 所示，分別是高速數(shù)據(jù)采集系統(tǒng)、圖像采集系統(tǒng)、以太網(wǎng)傳輸系統(tǒng)、溫度控制系統(tǒng)、RS232 傳輸系統(tǒng)、光電采集系統(tǒng)、液晶顯示系統(tǒng)、鍵盤控制系統(tǒng)和I/O 口擴(kuò)展模塊。以下以高速數(shù)據(jù)采集系統(tǒng)和以太網(wǎng)傳輸系統(tǒng)為例設(shè)計(jì)NOC 系統(tǒng)的資源節(jié)點(diǎn)。

圖2 NOC 系統(tǒng)框圖

3.1 高速數(shù)據(jù)采集資源節(jié)點(diǎn)設(shè)計(jì)

本設(shè)計(jì)的高速數(shù)據(jù)采集系統(tǒng)資源節(jié)點(diǎn)主要是用于測(cè)量輸入信號(hào)頻率在10KHz-10MHz，峰峰值在1vpp-2vpp，阻抗是50Ω 的高頻正弦波模擬信號(hào)，然后將采樣的數(shù)據(jù)經(jīng)過資源節(jié)點(diǎn)接口的讀取、打包成路由節(jié)點(diǎn)可識(shí)別傳輸?shù)臄?shù)據(jù)幀，然后路由節(jié)點(diǎn)根據(jù)數(shù)據(jù)幀中的目的地址等信息查詢路由決策表完成數(shù)據(jù)的傳輸。如圖3所示，高速數(shù)據(jù)采集資源節(jié)點(diǎn)主要由前置信號(hào)處理電路和采集模擬信號(hào)ADC 轉(zhuǎn)換芯片組成。前置信號(hào)處理電路采用的是變壓器耦合的方式將P1/P2 輸入的模擬信號(hào)完整地輸入到ADC 芯片的模擬輸入通道中，而且為了匹配輸入信號(hào)的阻抗，P1/P2 輸入的信號(hào)接50Ω 到地；在ADC 轉(zhuǎn)換電路設(shè)計(jì)中，選用的是轉(zhuǎn)換速率65MSPS，雙核14 位AD9248 高速ADC 芯片，采用雙通道差分電路的方式將輸入的信號(hào)輸入到模擬的通道中，更好地獲取信號(hào)的完整性。AD9248 芯片的模擬通道只能采樣正電壓的模擬信號(hào)，故在輸入信號(hào)中通過AVDD 電源串聯(lián)電阻分壓的方式對(duì)輸入的信號(hào)進(jìn)行抬高電壓。

圖3 高速數(shù)據(jù)采集電路

在高速數(shù)據(jù)采集資源節(jié)點(diǎn)設(shè)計(jì)中，AD9248 模數(shù)轉(zhuǎn)換芯片的控制引腳直接與FPGA 內(nèi)部設(shè)計(jì)的資源網(wǎng)絡(luò)接口相連，對(duì)ADC 進(jìn)行采樣、轉(zhuǎn)換等操作是由資源網(wǎng)絡(luò)接口完成，完成的同時(shí)將采集的數(shù)據(jù)打包、編碼發(fā)送到近端路由節(jié)點(diǎn)。采樣過程：高速數(shù)據(jù)采集資源節(jié)點(diǎn)的近端路由節(jié)點(diǎn)接收到遠(yuǎn)端路由節(jié)點(diǎn)傳輸過來的數(shù)據(jù)采集命令，近端路由節(jié)點(diǎn)將命令傳輸?shù)劫Y源網(wǎng)絡(luò)接口，資源網(wǎng)絡(luò)接口解碼分析命令，對(duì)AD9248 進(jìn)行采樣，完成采樣的數(shù)據(jù)原路打包傳輸?shù)竭h(yuǎn)端路由節(jié)點(diǎn)。

3.2 以太網(wǎng)資源節(jié)點(diǎn)設(shè)計(jì)

NOC 系統(tǒng)與外界建立聯(lián)系，通信設(shè)備必不可少，常見的通信總線設(shè)備有USB 串口、I2C 總線、CAN 總線、SPI總線等，基于物聯(lián)網(wǎng)時(shí)代的到來，設(shè)計(jì)了NOC 系統(tǒng)的以太網(wǎng)資源節(jié)點(diǎn)。該以太網(wǎng)資源節(jié)點(diǎn)主要采用了LAN8720A 的芯片，配置以一定的外圍電路，就能完成100M的傳輸速率。如圖4 所示，HR911105A 是采取封裝RJ45 的連接器，從LAN8720A 管腳4、5 接入外部時(shí)鐘晶振 25M，RD-、RD+、TD-、TD+ 傳 輸 數(shù) 據(jù) 的 引 腳，LAN8720A 本身是一款低功耗的器件，輸出帶負(fù)載能力較差，為了使輸出RD-、RD+、TD-、TD+的數(shù)據(jù)信號(hào)增強(qiáng)，直接與R16、R17、R18、R29 電阻上拉到電源端。

圖4 以太網(wǎng)電路

在以太網(wǎng)資源節(jié)點(diǎn)設(shè)計(jì)中，考慮到嵌入式芯片STM32 在實(shí)時(shí)監(jiān)控方面的優(yōu)勢(shì)，而且STM32 的可以支持移植UC/OS II 系統(tǒng)，采用STM32 作為L(zhǎng)AN8720A 以太網(wǎng)芯片的主控器件。在控制上采取UC/OS II 實(shí)時(shí)多任務(wù)操作系統(tǒng)，通過修改UC/OS II 上的函數(shù)，配置相應(yīng)的任務(wù)優(yōu)先級(jí)、任務(wù)堆棧等完成對(duì)LAN8720A 的實(shí)時(shí)控制。NOC 系統(tǒng)通過以太網(wǎng)資源節(jié)點(diǎn)訪問外界的過程：以太網(wǎng)資源節(jié)點(diǎn)的近端路由節(jié)點(diǎn)接收到遠(yuǎn)端路由節(jié)點(diǎn)傳輸過來的訪問命令，近端路由節(jié)點(diǎn)將命令傳輸?shù)劫Y源網(wǎng)絡(luò)接口，資源網(wǎng)絡(luò)接口解碼分析命令，對(duì)外界符合以太網(wǎng)協(xié)議的信息通過STM32 控制LAN8720A 芯片讀取數(shù)據(jù)后，STM32 將讀取的數(shù)據(jù)傳輸?shù)浇说馁Y源網(wǎng)絡(luò)接口，資源網(wǎng)絡(luò)接口將信息打包、編碼原路傳輸?shù)竭h(yuǎn)端路由節(jié)點(diǎn)。

4 資源節(jié)點(diǎn)測(cè)試結(jié)果

NOC 系統(tǒng)的測(cè)試主要包括鏈路測(cè)試、路由節(jié)點(diǎn)測(cè)試和資源節(jié)點(diǎn)測(cè)試，本文在已經(jīng)完成鏈路測(cè)試和路由節(jié)點(diǎn)測(cè)試的基礎(chǔ)上主要對(duì)NOC 系統(tǒng)中高速數(shù)據(jù)采集資源節(jié)點(diǎn)和以太網(wǎng)資源節(jié)點(diǎn)功能進(jìn)行測(cè)試，測(cè)試的過程如圖5 所示，上位機(jī)通過以太網(wǎng)發(fā)送高速數(shù)據(jù)采集命令，在FPGA 內(nèi)部固定的路由路徑傳輸（實(shí)線箭頭為路徑）到高速數(shù)據(jù)采集資源節(jié)點(diǎn)，采集數(shù)據(jù)后原路傳輸數(shù)據(jù)經(jīng)以太網(wǎng)資源節(jié)點(diǎn)到上位機(jī)。

圖5 測(cè)試指示圖

如表1 所示，設(shè)置高速數(shù)據(jù)采集資源節(jié)點(diǎn)采集的是多個(gè)不同的模擬直流電壓，通過與傳輸?shù)缴衔粰C(jī)的電壓對(duì)比，以太網(wǎng)傳輸數(shù)據(jù)正確，功能正常。

表1 以太網(wǎng)資源節(jié)點(diǎn)傳輸數(shù)據(jù)功能測(cè)試結(jié)果

如圖6 所示，右側(cè)正弦波是進(jìn)入高速數(shù)據(jù)采集資源節(jié)點(diǎn)模擬通道A 或者B 的實(shí)測(cè)波形，左側(cè)是AD9248 模數(shù)轉(zhuǎn)換芯片采集后經(jīng)路由節(jié)點(diǎn)傳輸回以太網(wǎng)資源節(jié)點(diǎn)，以太網(wǎng)資源節(jié)點(diǎn)上拋到上位機(jī)的繪制的圖形，兩者波形無明顯失真，上位機(jī)繪制的波形與實(shí)測(cè)的波形基本吻合。

圖6 實(shí)測(cè)波形與上位機(jī)顯示波形對(duì)比圖

如表2 是改變輸入正弦波的頻率、峰峰值，利用上位機(jī)監(jiān)測(cè)到的數(shù)據(jù)，通過實(shí)測(cè)與上位機(jī)測(cè)量的數(shù)據(jù)兩者比較峰峰值、頻率，誤差β=（實(shí)測(cè)- 上位機(jī)監(jiān)測(cè)）/實(shí)測(cè)，可見誤差很小，高速采集數(shù)據(jù)資源節(jié)點(diǎn)功能正常。

表2 上位機(jī)監(jiān)測(cè)輸入正弦波形的參數(shù)

5 結(jié)論

本文以FPGA 為核心器件實(shí)現(xiàn)了以3x3 2D-Mesh網(wǎng)絡(luò)拓?fù)浣Y(jié)構(gòu)的NOC 系統(tǒng)的資源節(jié)點(diǎn)設(shè)計(jì)，通過對(duì)資源節(jié)點(diǎn)功能測(cè)試表明該設(shè)計(jì)完成了預(yù)期的設(shè)計(jì)效果，為今后研究NOC 路由算法和測(cè)試NOC 系統(tǒng)故障提供了良好的硬件平臺(tái)。