陳 靜,任嬋嬋,劉金山,劉盛典,李立廣
(1.航天恒星科技有限公司,北京 102102;2.天津航天中為數(shù)據(jù)系統(tǒng)科技有限公司,天津 300301;3.空軍裝備部北京地區(qū)第七軍事代表室,北京 100086)
隨著導(dǎo)航系統(tǒng)在軍民領(lǐng)域應(yīng)用的深化,導(dǎo)航戰(zhàn)也成為繼電子戰(zhàn)和信息戰(zhàn)后的重要作戰(zhàn)方式[1-2]。對衛(wèi)星導(dǎo)航終端設(shè)備實(shí)施壓制式干擾,可以阻止對方區(qū)域定位、授時(shí)服務(wù)進(jìn)而影響設(shè)備的正常運(yùn)轉(zhuǎn),所以具備抗干擾能力的終端設(shè)備才能在導(dǎo)航戰(zhàn)中生存下來。
單天線具有體積小、功耗少、結(jié)構(gòu)簡單、接收機(jī)不存在互耦和通道失配[3]等優(yōu)點(diǎn),是軍事領(lǐng)域中單兵作戰(zhàn)等無法安裝天線陣平臺(tái)的最佳選擇。雙頻導(dǎo)航接收機(jī)作為常用的終端設(shè)備,經(jīng)常受到窄帶干擾信號的干擾,當(dāng)窄帶干擾信號的總功率超過系統(tǒng)的干擾容限,會(huì)直接影響整個(gè)導(dǎo)航接收機(jī)的性能。目前常用的抗窄帶干擾的方法為時(shí)域自適應(yīng)濾波法和頻域自適應(yīng)濾波法,頻域抗窄帶干擾方法相對于時(shí)域?yàn)V波過程更加簡潔、靈活性高、處理速度快[4],其算法包括干擾識別、干擾抗剔除、干擾規(guī)避三個(gè)方面[5]。文獻(xiàn)[6-10]提出了頻域抗窄帶干擾算法實(shí)現(xiàn)的干擾抑制、加窗、重疊變換域等技術(shù)。
根據(jù)文獻(xiàn)研究,從提高抗干擾性能和工程實(shí)現(xiàn)出發(fā),本文對加窗、混疊、數(shù)字自動(dòng)增益控制(Digital Automatic Gain Control,DAGC)、門限抑制方法進(jìn)行研究,并充分考慮工程應(yīng)用環(huán)境,在較小資源占用的前提下設(shè)計(jì)了抗窄帶干擾方案,進(jìn)行了抗干擾現(xiàn)場可編程門陣列(Field Programmable Gate Array,F(xiàn)PGA)工程實(shí)現(xiàn),對于導(dǎo)航接收機(jī)系統(tǒng)抗窄帶干擾的實(shí)際工程應(yīng)用具有一定參考意義。
對于壓制式干擾,業(yè)內(nèi)普遍認(rèn)為窄帶干擾帶寬為有用信號帶寬的10%,可用于直接干擾,也可用于掃頻干擾。當(dāng)有用信號帶寬為20.46 MHz、中頻為15.48 MHz、采樣率為62 MHz時(shí),信干比(Signal-to-Jamming Ratio,SJR)為-75 dB的窄帶干擾信號進(jìn)行干擾,含干擾的信號頻譜如圖1所示。
圖1 含干擾信號頻譜圖
針對此壓制式窄帶設(shè)計(jì)了頻域干擾抑制的方法,實(shí)現(xiàn)過程如圖2所示。導(dǎo)航接收機(jī)接收到的信號經(jīng)過射頻模塊和模數(shù)轉(zhuǎn)換后進(jìn)行抗干擾處理,通過對窗函數(shù)、混疊處理設(shè)計(jì)減少信號的失真。另外,考慮到捕獲跟蹤所需數(shù)字信號位寬,對輸出數(shù)據(jù)進(jìn)行DAGC設(shè)計(jì),提高工程的適用性。
圖2 基于頻域窄帶干擾抑制的方法設(shè)計(jì)
窄帶干擾抑制方法發(fā)生在頻域,需將連續(xù)的數(shù)據(jù)進(jìn)行分割,以實(shí)現(xiàn)快速傅里葉變換(Fast Fourier Transform,FFT)。在通過FFT變換到頻域時(shí),有限長的數(shù)據(jù)對應(yīng)的實(shí)際頻譜應(yīng)該是無限寬的,而在應(yīng)用過程中只取了有限的頻帶進(jìn)行窄帶干擾抑制,相當(dāng)于在頻域使用了矩形窗濾波。
矩形窗函數(shù)旁瓣較高,使窄帶干擾邊緣附近出現(xiàn)較大的振蕩或波紋,影響干擾的濾除。與矩形窗對離散信號的直接截?cái)嗖煌承┐昂瘮?shù)可以通過平滑截取降低旁瓣[11],如海明窗、漢寧窗、矩形窗、切比雪夫窗、布萊克曼窗等均是常用的窗函數(shù),其時(shí)頻特性如圖3所示。
(a)時(shí)域
輸入信號x(n)在時(shí)域進(jìn)行加窗處理響應(yīng),相當(dāng)于頻域上的卷積:
(1)
為了降低吉布斯效應(yīng)的影響,需要窗函數(shù)的主瓣較窄,主瓣和旁瓣的幅度比值較大。綜合分析選取切比雪夫(Chebyshev)窗。如圖4所示,Chebyshev窗加入后使得干擾與信號間的過渡帶變窄,干擾阻帶的衰減變小,降低了干擾抑制時(shí)信號頻帶干擾附近頻點(diǎn)被濾除的概率,從而提高了該設(shè)計(jì)的抗干擾性能。
圖4 加窗后信號變化圖
1.2.1 門限抑制法
門限抑制法不需要考慮收斂問題,可以對干擾信號實(shí)時(shí)處理,因此對于接收機(jī)有效捕獲之前就被干擾的情況,這種方式可以使接收機(jī)快速定位。該方法主要包括干擾歸零法和干擾鉗位法,兩種干擾抑制算法實(shí)現(xiàn)過程相同,均是對頻域中信號進(jìn)行閾值比較,干擾歸零法把干擾部分直接置零,干擾鉗位法把干擾部分鉗位到平均噪聲值,相位保持不變。
(2)
(3)
式中:N為傅里葉變換和反變換點(diǎn)數(shù),0≤k≤N-1,0≤n≤N-1。
從式(2)和式(3)可以看出,相對于干擾鉗位,干擾歸零會(huì)使導(dǎo)航信號平均噪聲降低,但信號偽碼失真更嚴(yán)重,對于帶寬較寬的干擾歸零法更具有優(yōu)勢。圖5為帶寬為20.46 MHz的含干擾有用信號通過門限抑制法處理后的頻譜圖,干擾信號被抑制。根據(jù)仿真,對于有用信號帶寬為10%的窄帶干擾,干擾鉗位法抗干擾性能更好。
(a)干擾鉗位法
抗干擾閾值的選取直接影響著窄帶干擾抑制的性能,一般設(shè)置抗干擾閾值為噪聲功率的倍數(shù),因此需統(tǒng)計(jì)噪聲功率。由于干擾位置的不確定性,將頻帶內(nèi)的數(shù)據(jù)分為三部分統(tǒng)計(jì)功率,取最小值為噪聲功率。
門限檢測抑制法易于在工程中實(shí)現(xiàn)且占用資源較小,但當(dāng)干擾功率較高時(shí),引起帶內(nèi)相鄰導(dǎo)航信號頻點(diǎn)幅度的增大,從而使信號頻帶內(nèi)部分無干擾頻點(diǎn)被濾除,導(dǎo)致信號嚴(yán)重失真,影響接收機(jī)性能。因此,該方法適用于一定干擾功率指標(biāo)需求的環(huán)境。
1.2.2 最小均方算法
在頻域中也可通過最小均方算法來實(shí)現(xiàn)窄帶干擾的檢測濾除,算法流程如圖6所示。
圖6 最小均方算法流程
由圖6可知,經(jīng)過最小均方算法抗干擾處理后在頻域上的輸出為
Y(k)=[1-w(k)]X(k)。
(4)
式中:w(k)為權(quán)值;X(k)為FFT輸出信號。通過計(jì)算,權(quán)值的更新與當(dāng)前權(quán)值和輸入信號功率有關(guān),而且權(quán)值更新步長和權(quán)值均為實(shí)數(shù),其計(jì)算式為
w(k+1)=αw(k)+2μ[1-w(k)]X(k)X*(k)。
(5)
式中:α為權(quán)值泄露因子,0<α<1;μ為權(quán)值步長因子,滿足收斂條件時(shí)的取值范圍為
(6)
式中:σ2為噪聲功率,若系統(tǒng)噪聲環(huán)境穩(wěn)定,則噪聲功率不變的;若噪聲環(huán)境不穩(wěn)定,需要實(shí)時(shí)對噪聲功率進(jìn)行統(tǒng)計(jì)。導(dǎo)航接收機(jī)接收到的信號噪聲功率是穩(wěn)定的,在抗干擾開始時(shí)對噪聲功率進(jìn)行統(tǒng)計(jì)即可。
最小均方算法需要不斷循環(huán)迭代進(jìn)行收斂,達(dá)到抗干擾效果,占用較大資源,且α和μ的配置直接影響對干擾信號的濾除效果,需多次試驗(yàn)確定具體數(shù)值。另外,由于其收斂的特性,干擾存在的環(huán)境下接收機(jī)啟動(dòng)實(shí)現(xiàn)定位的時(shí)間被延長。根據(jù)工程應(yīng)用中對抗干擾指標(biāo)的需求,F(xiàn)PGA實(shí)現(xiàn)時(shí)選取門限抑制法進(jìn)行抗干擾處理。
由于窗不可避免地存在,卷積處理建立時(shí)間的影響,使得FFT點(diǎn)數(shù)的數(shù)據(jù)前后兩部分存在較嚴(yán)重的畸變,需對數(shù)據(jù)進(jìn)行重疊處理改變其影響,混疊比例越高越能改善數(shù)據(jù)的畸變,但相對地提高了計(jì)算的復(fù)雜度,實(shí)現(xiàn)過程中使資源成倍地增加,當(dāng)取50%重疊的時(shí)候,其整體性能是最優(yōu)的[12]。如圖7所示,進(jìn)行信號混疊后,時(shí)域不連續(xù)的狀態(tài)得到了改善。
圖7 加窗和50%混疊后信號時(shí)域圖
設(shè)計(jì)過程中使用50%混疊,對混疊前后的信號進(jìn)行捕獲,結(jié)果如表1所示??梢钥闯鼋?jīng)過混疊處理,捕獲的峰值/噪底約有1 dB的提升,畸變情況得到改善。
表1 混疊前后信號捕獲情況
工程應(yīng)用時(shí),需要將經(jīng)過干擾抑制處理后的信號位寬進(jìn)行變化,以滿足捕獲跟蹤需求。采用DAGC處理避免不同環(huán)境下對數(shù)據(jù)的截位選擇變化,使工程更具有適應(yīng)性。DAGC由數(shù)字信號處理算法實(shí)現(xiàn),通過牛頓迭代將算法以分段函數(shù)的形式表示為
(7)
式中:Pr為期望輸出功率,P0為輸出功率,a為增益調(diào)整時(shí)的放大倍數(shù)。
根據(jù)文獻(xiàn)[13]的分析,AGC系統(tǒng)的期望輸出強(qiáng)度范圍一般為0.1~0.2 FSB2(FSB為量化器滿幅度電平值),對于8 b以上均勻量化器,通常將期望輸出強(qiáng)度設(shè)置為FSB2/9。
工程應(yīng)用在雙頻接收機(jī)背景下,抗干擾處理模塊需同時(shí)處理任意兩個(gè)頻點(diǎn)的含干擾信號,設(shè)計(jì)過程中將兩路信號串行處理,以降低資源使用情況。
根據(jù)干擾抑制設(shè)計(jì)方案進(jìn)行FPGA實(shí)現(xiàn),流程如圖8所示。A/D輸出的兩路數(shù)字信號antj_ad通過隨機(jī)存取存儲(chǔ)器(Random Access Memory,RAM)的讀寫,將AD數(shù)據(jù)進(jìn)行兩路信號串行處理以及2 048個(gè)時(shí)鐘的信號時(shí)延;4 096點(diǎn)窗系數(shù)的上下部分分別與正常數(shù)據(jù)與實(shí)時(shí)延數(shù)據(jù)相乘,進(jìn)行加窗處理;加窗處理后將兩路串行數(shù)據(jù)通過RAM分別作4×512并行處理,以滿足基8的4 096點(diǎn)FFT運(yùn)算;經(jīng)過頻域門限置零抗干擾處理后,通過RAM對8路并行數(shù)據(jù)進(jìn)行混疊處理和串行轉(zhuǎn)換后,進(jìn)行DAGC處理;最后將抗干擾后的信號輸入到AD采樣處理模塊進(jìn)行捕獲跟蹤,使接收機(jī)實(shí)現(xiàn)定位測速等功能。
圖8 FPGA實(shí)現(xiàn)流程圖
設(shè)計(jì)的出發(fā)點(diǎn)是降低FPGA使用資源的前提下進(jìn)行雙頻點(diǎn)抗窄帶干擾,所以在工程實(shí)現(xiàn)時(shí)的關(guān)鍵點(diǎn)一是計(jì)算鐘配置需大于2倍的采樣鐘;二是無干擾時(shí)取FFT后信號帶寬內(nèi)的頻點(diǎn)計(jì)算噪底cur_base。計(jì)算抗干擾門限時(shí)啟動(dòng)cnt_th_cal計(jì)數(shù)(0~15,計(jì)滿15時(shí),th_cla_en信號一直置1,直至下一次門限計(jì)算),根據(jù)軟件配置的噪底放大倍數(shù)para_thresh,計(jì)算抗干擾噪底門限noise_th_use。
para_thresh=[x15,x14,…,x1,x0](參數(shù)選取),
(8)
th_use=cur_base×20·x0+cur_base×21·x1+
cur_base×22·x2+…+cur_base×215·x15,
(9)
noise_th_use=th_use/210。
(10)
方案在XC7K325t上完成設(shè)計(jì)輸入,通過Synopsys公司的VCS和Verdi工具完成編譯仿真,驗(yàn)證工程正確性。資源利用情況如表2所示,可見資源占用較小,可應(yīng)用于導(dǎo)航接收機(jī)中。
表2 FPGA資源占用情況
生成的SJR為-75 dB、信號功率為-133 dBm的B3I頻點(diǎn)含干擾信號,未經(jīng)抗干擾處理直接進(jìn)行捕獲,如圖9所示,捕獲的相關(guān)峰淹沒在噪聲中。經(jīng)過抗干擾FPGA工程處理后,如圖10所示,可以進(jìn)行有效捕獲。經(jīng)多次仿真驗(yàn)證,抗干擾FPGA工程可以進(jìn)行抗干擾,比較相同條件下的無干擾信號仿真,含干擾信號抗干擾后噪聲減少約1 dB,碼的相干性降低約2 dB。
圖9 含干擾信號經(jīng)過抗干擾處理前捕獲圖
圖10 含干擾信號經(jīng)過抗干擾處理后捕獲圖
在實(shí)際系統(tǒng)測試過程中,信號采用B1I、B3I頻點(diǎn)信號,頻譜儀標(biāo)定信號功率為-133 dBm,B1I信號的干擾帶寬設(shè)置為0.409 6 MHz,中心頻點(diǎn)為1 561.098 MHz,B3I信號的干擾帶寬設(shè)置為2.046 MHz,中心頻點(diǎn)為1 268.52 MHz。兩路信號通過合路器進(jìn)入導(dǎo)航接收機(jī),搭建試驗(yàn)平臺(tái)鏈路如圖11所示。
圖11 平臺(tái)搭建鏈路圖
溫啟動(dòng)接收機(jī),接收機(jī)正常定位后,跟蹤后統(tǒng)計(jì)的1 s的載噪比為39 dB-Hz。對于無抗干擾設(shè)計(jì),當(dāng)SJR為-26 dB時(shí),接收機(jī)不能正常定位。加入抗干擾設(shè)計(jì)后,接收機(jī)載噪比隨干擾功率的變化如圖12所示:隨著干擾功率的增加,通道的載噪比先逐漸降低,當(dāng)SJR增加到-36 dB時(shí),達(dá)到低值;然后逐漸增大,SJR為-54 dB到達(dá)頂峰;此后載噪比隨干擾功率的增大逐漸降低,當(dāng)SJR為-78 dB時(shí),接收機(jī)跟蹤到導(dǎo)航星的個(gè)數(shù)逐漸減少,直至不能定位,相對于接收機(jī)自身該設(shè)計(jì)方案的抗干擾性能提升了52 dB。
圖12 試驗(yàn)過程中載噪比隨干擾功率的變化
本文針對雙頻導(dǎo)航接收機(jī)易受干擾的問題設(shè)計(jì)了一種頻域抗窄帶干擾方案,并基于該方案實(shí)現(xiàn)了基于FPGA的雙頻點(diǎn)同時(shí)抗窄帶干擾工程。經(jīng)仿真試驗(yàn),抗干擾FPGA工程占用FPGA資源較小,可實(shí)時(shí)對兩種頻點(diǎn)的含干擾信號進(jìn)行抗干擾處理,具備抗干擾功能,比接收機(jī)自身的抗干擾性能提升了52 dB,適用于SJR大于-78 dB的干擾環(huán)境,為導(dǎo)航接收機(jī)系統(tǒng)抗窄帶干擾提供了理論和實(shí)際工程應(yīng)用參考。