唐彩彬

（中科芯集成電路有限公司，江蘇無錫 214072）

1 引言

USB功率傳輸（Power Delivery，PD）協(xié)議于2013年的更新標準名為USB PD。USB PD協(xié)議是基于USB3.1，在Type-C端口后提出的功率傳輸概念。USB PD可以為快充技術帶來更大的靈活性，可以將充電能力擴大為目前的10倍，最高可達100 W[1]。

OB2613是一款高精度高集成度的USB PD控制器，已于2018年11月獲得USB標準化組織（USB Implementers Forum，USB-IF，）的PD3.0+PPS認證，并于2018年12月通過高通QC4+的測試認證，其符合USB PD3.0 V1.1規(guī)范，支持PPS模式，支持QC4/4+、BC 1.2協(xié)議、MTK PE+、華為FCP協(xié)議、Apple快充識別、三星快充識別等[2]。通過預留的GPIO設置可支持A+C口雙口快充設計，極具成本優(yōu)勢[3]。

本文針對該款USB PD快充協(xié)議芯片，基于Chroma 3380P測試系統(tǒng)，搭建了一套完整的USB PD快充協(xié)議芯片晶圓測試平臺。該測試方案實現(xiàn)了對該快充芯片晶圓的主要功能與性能參數(shù)的測試[4-5]，并為快充類芯片測試提供了一種通用方法。

2 Chroma 3380P系統(tǒng)資源配置

2.1 Chroma 3380P簡介

Chroma 3380P自動測試系統(tǒng)工作于Windows 7操作系統(tǒng)的環(huán)境下，采用CRAFT C/C++程序語言，方便使用Windows所提供的資源。系統(tǒng)采用彈性架構(gòu)，可根據(jù)測試需求選配對應的功能板卡，提供整合密度大、功能強大、具有經(jīng)濟效益的自動測試系統(tǒng)，可滿足多種形式的集成電路測試應用。

Chroma 3380P VLSI（Very Large Scale Integration)測試系統(tǒng)機型因其高同測功能（High Parallel Test），除內(nèi)建的4-wire功能高密度IC電源（VI Source）外，具備any-pin-to-any-site高同測功能（最大支持512 site并行同測），以適應未來IC更高效的測試需求。

2.2 系統(tǒng)資源能力

該Chroma 3380P系統(tǒng)可配置MLDPS-16、MLDPS-32、MXREF、MXUVI、MXPMU、PPMU等 板卡，支持gang-mode模式來滿足更高的測試要求，板卡資源電流電壓能力如表1所示。

表1 卡板資源能力（DPS/PMU/PPMU）

Chroma 3380P每塊MXLPC卡板配備64個數(shù)字通道，系統(tǒng)最大支持576個數(shù)字通道，測試向量最大支持100 MHz測試頻率，數(shù)字通道的具體參數(shù)如表2所示。

表2 MXLPC數(shù)字通道具體參數(shù)

3 USB PD快充協(xié)議芯片測試要求

針對該快充芯片的測試要求，把測試項目拆分成數(shù)字參數(shù)測試與模擬參數(shù)測試兩個部分，兩部分是相對獨立的。

3.1 數(shù)字參數(shù)測試

1）連接性測試（Continuity Test）也稱為開短路測試（Open Short Test），它主要用以確認器件在測試時所有的信號引腳都與測試系統(tǒng)相應的通道在電性能上完成了連接，且沒有信號引腳與其他信號引腳、電源或地發(fā)生短路或斷路。連接性測試能快速檢測出被測器件（Device Under Test，DUT）是否存在電性物理缺陷，如引腳短路、bond wire缺失、引腳的靜電損壞以及制造缺陷等。

2）SCAN測試是一種結(jié)構(gòu)性測試，它將芯片內(nèi)部的寄存器替換成專門的寄存器，然后連接成1條或多條鏈，這種方式只需要在輸入端輸入pattern，在輸出端對比輸出即可，它不關心芯片功能，可以節(jié)省很多測試開發(fā)時間，同時也減少測試時間。

3）BIST (Built In Self Test)測試即內(nèi)建自測試，BIST是一個專門用于測試的電路模塊，能夠直接產(chǎn)生測試激勵和檢測測試響應。芯片內(nèi)部集成了專門的測試算法，內(nèi)部也實際集成了測試控制電路、輸出結(jié)果比較電路等。

4）Bandgap Trim測試。由于工藝的影響，帶隙基準電壓會有一定的偏差，需要利用trim技術對基準電壓進行修調(diào)。通過在EEPROM(Electrically Erasable Programmable Read Only Memory)中寫入trim code來控制trim電阻以達到修調(diào)基準電壓的目的；同時采用了自動修調(diào)算法，只需要測試基準電壓的初始值，就可以自動找出最佳的trim code[6]。

5）針對高電平時的輸入電壓VIH、低電平時的輸入電壓VIL、高電平時的輸出電壓VOH、低電平時的輸出電壓VOL參數(shù)進行的測試。

6）其他功能參數(shù)測試。

3.2 模擬參數(shù)測試

1）連接性測試（同數(shù)字參數(shù)部分的連接性測試說明）。

2）基準電壓、電流、頻率、電阻等參數(shù)的測試與熔絲修調(diào)。芯片在測試過程中，除了進行直流參數(shù)以及功能參數(shù)測試外，更為重要的是對芯片進行trim修調(diào)[7-8]。因為芯片在制作過程中，由于工藝的影響，其內(nèi)部的基準電壓、振蕩器等模塊會出現(xiàn)一定偏差，而在芯片大量生產(chǎn)和測試過程中，一旦被測芯片的參數(shù)出現(xiàn)偏差，該芯片就會被剔除，這樣必然會降低芯片良率，從而增加芯片制造成本[9]。所以，通過對芯片部分參數(shù)進行微調(diào)，提升芯片的良率就顯得十分重要。

3）靜態(tài)電流與工作電流測試。確保芯片處于低功耗狀態(tài)與工作狀態(tài)下的電流消耗在芯片參數(shù)手冊的范圍中。靜態(tài)電流與工作電流測試是一個至關重要的測試參數(shù)，它將直接關系到芯片的功耗，影響終端設備的使用時間。

4）UVLO（Under Voltage Lock Out）測試。當輸入電壓在標準值以上時，檢測輸入電壓上升，防止芯片誤操作而停止電源并發(fā)出報警信號，多為系統(tǒng)正常工作時最低輸入電壓的130%～150%左右；當輸出電壓在標準值以下時，檢測輸出電壓下降或為保護負載及防止誤操作而停止電源并發(fā)出報警信號，多為輸出電壓的80%～30%左右。

5）漏電流測試。通過簡單地在被測芯片的輸入或輸出引腳上施加直流電壓，然后測量引腳流入或流出的小電流來測試漏電流。

6）其他模擬參數(shù)測試。

4 USB PD快充協(xié)議芯片測試實現(xiàn)

測試開發(fā)設計時，要根據(jù)芯片的測試要求來選擇對應的系統(tǒng)硬件資源。根據(jù)該快充協(xié)議芯片的測試規(guī)范，設計了雙site并行測試外圍。

4.1 芯片測試外圍設計

site1的測試原理如圖1所示。雙site測試方案（不含模擬trim部分）使用了10個DPS源、80個數(shù)字通道、11個繼電器控制位。

圖1 測試外圍原理圖

4.2 并行修調(diào)電路設計

雙site采用并行方式進行熔絲修調(diào)，在熔絲兩端加5 V電壓來熔斷，修調(diào)電路原理如圖2所示。該芯片共29段熔絲，雙site熔絲修調(diào)部分使用了8個DPS源、30個繼電器。熔絲并行修調(diào)的方式能夠?qū)崿F(xiàn)多段熔絲一起熔斷，能有效提升測試速度，提高測試效率。

圖2 修調(diào)電路原理圖

4.3 測試程序開發(fā)

整個測試程序共52個測試項目，其中29個數(shù)字測試項目，23個模擬測試項目，基于Chroma 3380P開發(fā)了該快充協(xié)議芯片晶圓測試方案的測試程序。本方案實現(xiàn)了對該快充芯片基準參數(shù)的測試及修調(diào)，包括MCU dft測試、Bandgap trim測試、BIST測試、存儲器測試、I2C燒寫code測試等。

4.4 測試結(jié)果

該快充協(xié)議芯片測試結(jié)果如表3所示，結(jié)果顯示該方案實現(xiàn)了對該快充電源模塊主要性能參數(shù)的測試，雙site并測時間約8.8 s，滿足了該芯片晶圓的量產(chǎn)要求。

表3 測試結(jié)果

5 結(jié)論

本文提供了一種基于Chroma 3380P的快充協(xié)議芯片測試方案，該方案實現(xiàn)了對快充芯片晶圓常規(guī)數(shù)字參數(shù)與模擬參數(shù)的測試，雙site測試方案在現(xiàn)有的資源下實現(xiàn)高效量產(chǎn)，晶圓封裝后FT（Final Test）測試良率等正常，可作為快充芯片測試開發(fā)參考。