劉 對，李曉華，蔡澤祥，殷珊珊

（華南理工大學 電力學院，廣東 廣州 510640）

0 引言

傳統(tǒng)的基于電網(wǎng)換相換流器的高壓直流（LCCHVDC）輸電系統(tǒng)因具有建設成本相對低、傳輸容量大、功率調(diào)節(jié)靈活等優(yōu)點在電網(wǎng)中得到了大規(guī)模應用［1］。然而晶閘管器件的半控特性及LCC-HVDC 輸電系統(tǒng)的正常運行以基波正序換相電壓為前提進行分析，這就使得換相失敗、多次換相失敗可能會在逆變側(cè)交流系統(tǒng)發(fā)生故障時出現(xiàn)。此時系統(tǒng)中的電氣量會發(fā)生劇烈的變化，這將對交直流混聯(lián)電網(wǎng)的安全穩(wěn)定運行提出巨大挑戰(zhàn)［2］。

目前，國內(nèi)外學者針對LCC-HVDC 輸電系統(tǒng)換相失敗方面的問題做了大量的研究。針對多次換相失敗機理研究，文獻［3］運用諧波電壓-時間面積方法來分析LCC-HVDC 輸電系統(tǒng)多次換相失敗機理，發(fā)現(xiàn)導致后續(xù)換相失敗的主要原因是故障恢復期間的諧波，然而文中并沒有給出相應的抑制措施。文獻［4］以我國某特高壓主變充電為例，說明了勵磁涌流導致?lián)Q流母線畸變從而導致周期性換相失敗，但發(fā)生故障與勵磁涌流所引起的諧波特性存在一定差異。文獻［5］通過分析證明，在不對稱故障下系統(tǒng)的觸發(fā)角會表現(xiàn)出周期性波動，從而引發(fā)多次換相失?。徊⒃诜治龅幕A上給出了相應的抑制措施，但沒有分析對稱故障下系統(tǒng)觸發(fā)角對LCC-HVDC輸電系統(tǒng)換相失敗的影響。文獻［6］從鎖相環(huán)的角度出發(fā)，指出了傳統(tǒng)的同步旋轉(zhuǎn)坐標鎖相環(huán)（SRF-PLL）在故障下存在的問題并提出抑制多次換相失敗的方法，但并未給出故障過程中鎖相環(huán)受影響的理論分析。

針對換相失敗抑制問題，文獻［7］采用換相失敗預測控制來抑制LCC-HVDC 輸電系統(tǒng)的換相失敗，然而需要快速地檢測電壓幅值以及零序分量以實現(xiàn)該抑制效果。文獻［8］提出采用交流量來啟動低壓限流環(huán)節(jié)以達到換相失敗抑制的作用，但在直流側(cè)線路發(fā)生故障時該方法沒有預想的優(yōu)勢。文獻［9］通過分別在低壓限流環(huán)節(jié)前增加虛擬電阻、電感來改進啟動電壓，對抑制多次換相失敗有一定的效果，然而在故障恢復期間虛擬電阻、電感的存在導致恢復速度較慢。文獻［10］從控制的層面進行改進，以減少換相失敗的發(fā)生，但這些方法同樣需要較高的檢測速度。文獻［11］提出采用虛擬換相面積缺乏量來確定電流的參考值，但該方法受延時條件制約。此外，換流器拓撲改造［12］、無功補償裝置［13］、改進電流偏差［14］等方法也可以抑制換相失敗。雖然上述方法可以抑制換相失敗，但鎖相環(huán)的暫態(tài)性能對LCCHVDC 輸電系統(tǒng)的影響研究較少。文獻［15］從畸變電壓對鎖相環(huán)的影響出發(fā)分析了LCC-HVDC輸電系統(tǒng)的運行特性，但在后續(xù)分析中認為鎖相環(huán)鎖定的仍是正序基波電壓。

鑒于此，本文基于逆變側(cè)交流系統(tǒng)故障下?lián)Q相電壓負序分量的分析結(jié)果，對LCC-HVDC 輸電系統(tǒng)的鎖相環(huán)進行改進。首先定量解析了換相電壓負序分量對鎖相環(huán)的影響；然后結(jié)合換相電壓-時間面積方法定性分析了換相電壓負序分量對LCC-HVDC輸電系統(tǒng)換相的影響；最后提出了多次換相失敗抑制策略的雙二階廣義積分器鎖相環(huán)（DSOGI-PLL）改進方法。該方法首先利用具有正、負序分離特性的相序解耦諧振（SDR）控制器，提取換相電壓正序分量以減少后續(xù)低次諧波濾除的負擔；然后采用雙二階廣義積分-正交信號發(fā)生器（SOGI-QSG）對該正序電壓再次分離并消除諧波；最后應用正交諧波消除模塊（QHCM）濾除低次諧波，從而完成電網(wǎng)電壓相位的快速、準確追蹤。在LCC-HVDC 輸電系統(tǒng)中應用該鎖相環(huán)，通過PSCAD／EMTDC 仿真驗證了所提改進DSOGI-PLL 的快速性與準確性。仿真結(jié)果表明，采用所提改進方法能夠減少系統(tǒng)在故障持續(xù)期間發(fā)生換相失敗的概率，可為多次換相失敗的抑制提供參考。

1 換相電壓負序分量對LCC-HVDC 輸電系統(tǒng)的影響分析

傳統(tǒng)電力系統(tǒng)中一般認為發(fā)生對稱故障時不存在負序分量（或負序分量較小可以忽略），負序分量僅出現(xiàn)在不對稱故障中。然而在LCC-HVDC輸電系統(tǒng)中，由于控制系統(tǒng)的作用，在換流母線處發(fā)生對稱故障時也將出現(xiàn)較大的換相電壓負序分量。

1.1 換流母線不同故障下?lián)Q相電壓負序分量的對比

為了驗證LCC-HVDC輸電系統(tǒng)中逆變側(cè)換流母線對稱故障下同樣會出現(xiàn)較大的換相電壓負序分量，以文獻［16］中的CIGRE HVDC 模型為例進行說明，分別在單相接地短路、三相短路、相間接地短路、相間短路故障下進行仿真驗證。設故障發(fā)生時刻為第2 s，持續(xù)時間為0.5 s，接地短路故障和相間故障中的接地電感和相間電感均為0.9 H。不同故障下?lián)Q流母線負序電壓低次諧波分量U的分布情況見附錄A圖A1。

對比圖A1 所示各故障下?lián)Q流母線負序電壓低次諧波分量可以發(fā)現(xiàn)，在LCC-HVDC 輸電系統(tǒng)中即使發(fā)生對稱故障，其U的含量也基本與發(fā)生不對稱故障時相持平。同時由于LCC-HVDC輸電系統(tǒng)的觸發(fā)、控制以及保護系統(tǒng)大多以正序基波電壓為基礎進行設計，當系統(tǒng)發(fā)生故障時，控制系統(tǒng)的調(diào)節(jié)作用所產(chǎn)生的換相電壓負序分量將導致系統(tǒng)再次出現(xiàn)不平衡量。因此，當交流系統(tǒng)發(fā)生故障時，應著重考慮換相電壓負序分量對LCC-HVDC輸電系統(tǒng)的影響。

1.2 換相電壓負序分量對LCC-HVDC 輸電系統(tǒng)鎖相觸發(fā)的影響分析

根據(jù)前文分析，逆變側(cè)交流母線無論發(fā)生對稱還是非對稱故障，LCC-HVDC 輸電系統(tǒng)換流母線中換相電壓負序電壓低次諧波含量均較高。這也表明此時系統(tǒng)的三相電壓不平衡程度較高，下面將重點分析三相電壓不平衡時對鎖相環(huán)的影響。設三相不平衡電壓ua、ub、uc為：

式中：Ug為電網(wǎng)電壓幅值；ξ、ψ分別為b、c 相電壓不平衡度；θ0為ua的初相位。根據(jù)Clark 變換，三相電壓在α β坐標系下的表達式為：

式中：θ為α軸超前a軸的夾角。由式（2）、（3）可知，A、B為三相電壓不平衡量。同樣根據(jù)Clark 變換，dq坐標系下三相電壓q軸分量為：

式中：θ′為d軸超前a軸的夾角。由于θ≈θ′，則uq所含有的誤差Δe為：

由式（5）可知：三相電壓不平衡將引起一個2 倍頻振蕩的鎖相誤差；該誤差也將影響鎖相環(huán)的精度，從而影響LCC-HVDC輸電系統(tǒng)的正常運行。

1.3 鎖相觸發(fā)對LCC-HVDC輸電系統(tǒng)的影響分析

LCC-HVDC 輸電系統(tǒng)一般采用12 脈動換流器，附錄A 圖A2 為CIGRE HVDC 模型中換流器接線圖。CIGRE HVDC 模型中采用SRF-PLL 來跟蹤換相電壓的相位［16］；換流閥VY1—VY6、VD1—VD6按照VY1-VD1-VY2-VD2-…-VY6-VD6-VY1-VD1的順序輪流導通，觸發(fā)脈沖間隔為30°。

由圖A2 可知，換流閥的換相過程是2 個換相電路中電感元件能量倒換的過程。因此，換相完成需要足夠的電壓-時間面積S0予以驅(qū)動。下面以VY4向VY6換相為例定性說明鎖相觸發(fā)對LCC-HVDC 輸電系統(tǒng)的影響，其換相過程見附錄A 圖A3。故障后提前觸發(fā)時刻tq、滯后觸發(fā)時刻th提供的最大換相電壓時間面積分別記為S′max、S″max，其表達式如式（6）所示。

式中：u′Yab為故障后換相電壓；t3為故障后換相失敗臨界時刻。比較式（6）中的S′max、S″max與圖A3 所示陰影部分S0可知，觸發(fā)時刻與換相過程存在一定的關聯(lián)，而觸發(fā)時刻的準確與否受鎖相環(huán)的影響。

由上述分析可知，故障情況下各觸發(fā)脈沖發(fā)生器的輸入信號將受到電壓不平衡以及諧波的影響，影響LCC-HVDC 輸電系統(tǒng)的正常換相，進而誘發(fā)換相失敗［6］。研究發(fā)現(xiàn)，交流系統(tǒng)故障后LCC-HVDC輸電系統(tǒng)的首次換相失敗一般難以消除，但在故障未及時消除時，應該降低換相失敗在LCC-HVDC 輸電系統(tǒng)恢復過程中再次發(fā)生的概率［6］。然而，實際運行中的LCC-HVDC輸電系統(tǒng)受換相電壓負序分量以及諧波的影響較大。因此，實現(xiàn)快速、準確的鎖相觸發(fā)需首要考慮對換相電壓負序分量以及諧波的處理。

2 改進的DSOGI-PLL

基于上述問題，本文提出一種可抑制LCC-HVDC輸電系統(tǒng)多次換相失敗的鎖相方法。DSOGI-PLL具有一定濾波功能，故在諧波含量較少時，基波信息能夠被有效提取。然而，當電壓不對稱或者諧波含量較高時，DSOGI-PLL 同樣會受不對稱度及諧波的影響，進而不能較準確地追蹤同步信號。因此，DSOGI-PLL需要提升這方面的魯棒性才能得以廣泛應用。

2.1 SDR控制器

為了避免負序分量對鎖相環(huán)的影響，正序分量的有效提取成為三相電壓不平衡時需要解決的重要問題。由于SDR 控制器具有較好正、負序分量分離的特性，鎖相環(huán)中可以借鑒這一特性進行設計［17］。SDR 控制器正、負序分量分離過程的傳遞函數(shù)GPSDR(s)、GNSDR(s)表達式如式（7）所示。

式中：uαβ=[uα uβ]為SDR 控制器在α β坐標系下的輸入電壓。當ω0=100 rad／s、ωc=150 rad／s 時，傳遞函數(shù)的伯德圖如附錄B 圖B1 所示。由圖可知，SDR 控制器本質(zhì)上為諧振控制器，基波正序分量可以通過選取適當?shù)摩豤來提取。不同ωc（ωc分別為100、150、200 rad／s）下正序SDR 控制器伯德圖如附錄B 圖B2 所示。對比圖B2 中曲線可知，控制器的帶寬、響應速度與參數(shù)ωc呈正相關，而增益衰減作用與參數(shù)ωc呈負相關。綜合考慮本文的ωc取為100 rad／s。另外，通過對式（7）、（8）整理可得：

此時，正、負序分量在α β坐標系下存在式（10）所示關系。

通過式（9）、（10）即可得到SDR 控制器的控制結(jié)構(gòu)框圖如附錄B 圖B3 所示。經(jīng)上述分析可知，通過SDR 控制器后換相電壓正、負序分量被解耦，負序分量對輸出的正序分量影響將大幅減小。

2.2 SGOI-QSG結(jié)構(gòu)

由于SOGI-QSG 具有一定的濾波功能，在產(chǎn)生90°相位偏移方面被廣泛應用［18］，典型的SGOI-QSG結(jié)構(gòu)圖如附錄B 圖B4 所示。SGOI-QSG 的輸出電壓信號v′(s)及滯后其90°的輸出電壓信號v′q(s)對于輸入電壓信號v(s)的傳遞函數(shù)D1(s)、Q1(s)表達式如式（11）所示。

式中：k為傳遞函數(shù)D1(s)、Q1(s)的阻尼系數(shù)；ω′為角頻率。不同k值下，D1(s)、Q1(s)伯德圖見附錄B 圖B5。由圖可知：SGOI-QSG 含有濾波特性；其濾波特性與k值負相關，其動態(tài)響應則相反。因此，為兼顧二者的平衡性，取k=［18］。

2.3 正交諧波消除法

圖1 QHCM結(jié)構(gòu)圖Fig.1 Structure diagram of QHCM

2.4 改進DSOGI-PLL結(jié)構(gòu)

改進DSOGI-PLL 結(jié)構(gòu)框圖如附錄B 圖B7 所示。有較多文獻已經(jīng)對SRF-PLL 進行了詳細介紹［19］，同時PNSC 模塊為代數(shù)運算［18］，此處不再對以上2個環(huán)節(jié)進行介紹。

采集的電壓信號首先進行Clark 變換；然后依次通過SDR 控制器、SOGI-QSG 實現(xiàn)正、負序電壓分量的分離并消除部分諧波分量的影響；再經(jīng)過QHCM濾除低次諧波電壓分量；最后誤差信號被輸入比例積分控制器中，實現(xiàn)同步電壓的鎖相。通過前文分析可得改進后鎖相環(huán)的整體伯德圖見附錄B圖B8。

3 仿真驗證

3.1 改進的DSOGI-PLL性能分析

在PSCAD／EMTDC 仿真平臺中搭建電力系統(tǒng)，其由相電壓為30 kV的電源以及有功功率為0.27 MW、無功功率為-0.1 Mvar 的負載構(gòu)成。采用諧波注入的方法來驗證不同鎖相環(huán)的性能。在0.05 s 時，電壓幅值跌落至0.8 p.u.，并添加表1 所示的各次諧波電壓的正序、負序分量（均為標幺值）；同時假設測量過程中含0.05 p.u.的直流電壓分量。附錄C圖C1為三相電壓波形，由圖可知，在0.05 s 后三相電壓不平衡且有較大的諧波。

表1 各次諧波電壓含量Table 1 Contents of each harmonic voltage

此時三相電壓經(jīng)Clark 變換得到的uα、uβ以及SDR 控制器輸出的u+α、u+β與三相電壓經(jīng)快速傅里葉變換分解得到基波電壓后經(jīng)Clark 變換得的uα0、uβ0分量對比如附錄C 圖C2 所示。對比圖中的曲線可知，uα、uβ的 波 形 畸 變 較 為 嚴 重，而u+α、u+β波 形 與uα0、uβ0較為接近，說明SDR 控制器能夠較好地實現(xiàn)正、負序電壓分離，從而使輸出更加接近基波分量。

將改進的DSOGI-PLL 與SRF-PLL、DSOGI-PLL進行對比，對比結(jié)果如附錄C 圖C3 所示。設置鎖相環(huán)的比例、積分參數(shù)分別為Kp=10、Ki=50［6］。根據(jù)相關標準，電力系統(tǒng)應在（50±0.2）Hz 的頻率范圍內(nèi)波動，而中、小型容量的系統(tǒng)可在（50±0.5）Hz［20］的頻率范圍內(nèi)波動。對比圖C3中的結(jié)果可以發(fā)現(xiàn)，在三相電壓平衡、不含諧波時，3 種鎖相環(huán)輸出的相位誤差、頻率波動相對較??；當a 相電壓ua跌落至0.8 p.u.，并注入諧波時，不同鎖相環(huán)作用下仿真波形出現(xiàn)較大差異。其中，SRF-PLL、DSOGI-PLL 在相位誤差以及頻率方面存在較大的誤差，無法準確追蹤電網(wǎng)電壓。改進的DSOGI-PLL 由于采用了SDR 控制器減少了負序分量對鎖相環(huán)的影響，同時正交諧波消除模塊也有效地消除了諧波的影響，使改進的DSOGI-PLL 達到較高的鎖相精度。圖2 為改進的DSOGI-PLL 輸出頻率波形，由圖可知其頻率在0.018 s 后基本收斂在穩(wěn)定的波動范圍內(nèi)。

圖2 改進的DSOGI-PLL輸出頻率Fig.2 Output frequency of improved DSOGI-PLL

圖3 為改進的DSOGI-PLL 輸出相位追蹤圖，圖中ua為標幺值。由圖可知：改進的DSOGI-PLL 無論在電壓平衡與否的情況下均可以鎖定電壓相位；滿足精度的同時其在抗干擾力和動態(tài)響應速度方面也具有較大的優(yōu)勢。因此，改進的DSOGI-PLL 具有實用性。

圖3 改進的DSOGI-PLL輸出相位Fig.3 Output phase angle of improved DSOGI-PLL

為了驗證改進的DSOGI-PLL 針對不同情況的適應性，采用PSCAD／EMTDC 中自帶的鎖相環(huán)測試系統(tǒng)進行分析，同時與文獻［6］中提及的級聯(lián)延遲信號消除法鎖相環(huán)（CDSC-PLL）進行對比，鎖相環(huán)比例積分參數(shù)的設置情況與3.1 節(jié)相同。所搭建的測試系統(tǒng)由相電壓為66 kV 的電源以及有功功率為0.27 MW、無功功率為-0.1 Mvar 的負載構(gòu)成。在0.5 s 時電源電壓相位發(fā)生90° 跳變，1.5 s 時發(fā)生單相接地短路故障，并在2 s 時切除負荷。此時2 種鎖相環(huán)的相位誤差、頻率波動對比結(jié)果如附錄C 圖C4所示。對比圖中結(jié)果可以發(fā)現(xiàn)：穩(wěn)態(tài)時2種鎖相環(huán)輸出的相位誤差、頻率波動相對較??；當出現(xiàn)相位跳變、接地短路故障以及切除負荷時，2種鎖相環(huán)的仿真波形出現(xiàn)較大的差異，其中CDSC-PLL達到穩(wěn)定的速度較慢，其受到的干擾較嚴重，而改進的DSOGI-PLL可以有效避免這些情況引發(fā)的干擾。

3.2 不同鎖相觸發(fā)下LCC-HVDC輸電系統(tǒng)運行特性

3.2.1 對比不同鎖相環(huán)的基本特性

基于CIGRE HVDC 模型構(gòu)建的LCC-HVDC 輸電系統(tǒng)仿真模型見附錄C 圖C5。設2種鎖相環(huán)方案對比分析交流系統(tǒng)發(fā)生不同故障后LCC-HVDC輸電系統(tǒng)的運行特性：方案1，采用CIGRE HVDC 模型中鎖相環(huán)進行仿真；方案2，將方案1 中鎖相環(huán)改為改進的DSOGI-PLL，其參數(shù)與CIGRE HVDC 模型中的鎖相環(huán)相同。

實際LCC-HVDC輸電系統(tǒng)中發(fā)生較多的故障為感性故障，且容易誘發(fā)換相失敗。因此，本文設置2種經(jīng)電感Lf的接地故障，Lf大小代表故障的嚴重程度，具體工況設置如下。

1）工況1：設2 s 時逆變側(cè)換流母線處發(fā)生單相接地故障，Lf=1.1H，持續(xù)時間為0.5 s。在此工況下，LCC-HVDC 輸電系統(tǒng)在鎖相環(huán)方案1、2 下逆變側(cè)直流電壓Udc、直流電流Idc、直流傳輸功率P以及熄弧角γ的變化情況如附錄C 圖C6 所示，圖中Udc、Idc及P均為標幺值，后同。由圖可知，對于類似較輕故障，采用鎖相環(huán)方案1、2 時LCC-HVDC 輸電系統(tǒng)均未發(fā)生換相失敗，且基本不會引起任何不良后果。

2）工況2：設接地電感為Lf=0.35 H，其余參數(shù)設置情況與工況1 相同。在此工況下，LCC-HVDC 輸電系統(tǒng)在鎖相環(huán)方案1、2 下逆變側(cè)直流電壓、直流電流、直流傳輸功率以及熄弧角的變化情況如圖4所示。由圖可知，Lf=0.35 H 時系統(tǒng)的不平衡程度以及諧波均較為嚴重，采用鎖相環(huán)方案1 并不能夠準確地檢測基波電壓相位，影響了觸發(fā)脈沖的準時性，導致LCC-HVDC 輸電系統(tǒng)發(fā)生2 次換相失敗。由于LCC-HVDC 輸電系統(tǒng)控制效果有限，首次換相失敗難以避免，但采用鎖相環(huán)方案2 能有效避免發(fā)生多次換相失敗。同時對比圖4 所示直流傳輸功率曲線可以發(fā)現(xiàn)，與采用鎖相環(huán)方案1 下的模型相比，采用鎖相環(huán)方案2 后的LCC-HVDC 輸電系統(tǒng)直流傳輸功率恢復能力更強。這說明改進的DSOGI-PLL 不僅可以有效避免LCC-HVDC輸電系統(tǒng)發(fā)生多次換相失敗，而且對系統(tǒng)在故障后的恢復作用也有一定幫助。

圖4 工況2下2種鎖相環(huán)方案的對比Fig.4 Comparison of two PLL schemes in Condition 2

另外，采用鎖相環(huán)方案1、2 時逆變側(cè)換流母線的換相電壓負序分量1—4 次諧波電壓對比情況如附錄C 圖C7 所示。由圖可知：在故障期間，當采用鎖相環(huán)方案1 時LCC-HVDC 輸電系統(tǒng)的控制系統(tǒng)在調(diào)控的過程中也會產(chǎn)生換相電壓負序分量，該換相電壓負序分量甚至有可能大于系統(tǒng)故障時產(chǎn)生的換相電壓負序分量；而采用鎖相環(huán)方案2 時，系統(tǒng)僅在故障時存在較大的換相電壓負序分量，而在后續(xù)故障持續(xù)期間換相電壓負序分量各次諧波電壓含量明顯降低，說明改進的DSOGI-PLL 有利于LCC-HVDC輸電系統(tǒng)控制調(diào)節(jié)作用，抑制了換相電壓負序分量的產(chǎn)生，從而有助于系統(tǒng)的后續(xù)換相，減少了多次換相失敗發(fā)生的概率。

采用鎖相環(huán)方案1、2 時整流、逆變側(cè)觸發(fā)角的對比情況如圖5 所示。通過圖中的對比曲線可以發(fā)現(xiàn)采用鎖相環(huán)方案1 時，在故障情況下整流、逆變側(cè)的觸發(fā)角將發(fā)生多次的劇烈變換，進而導致系統(tǒng)發(fā)生多次換相失敗；而采用鎖相環(huán)方案2 時，整流、逆變側(cè)的觸發(fā)角僅在故障時有一次劇烈變化而后快速收斂至穩(wěn)定值，從而避免發(fā)生多次換相失敗。這再次說明了改進的DSOGI-PLL 能夠降低多次換相失敗發(fā)生的概率。

圖5 2種鎖相環(huán)方案下的觸發(fā)角對比Fig.5 Comparison of trigger angles between two PLL schemes

最后，為了驗證改進的DSOGI-PLL在LCC-HVDC輸電系統(tǒng)中應對其他故障類型的控制效果。在工況2 的基礎上改變系統(tǒng)的故障類型，同時加入文獻［6］提及的CDSC-PLL 進行對比分析。在三相短路、相間接地短路、相間短路故障下LCC-HVDC 輸電系統(tǒng)熄弧角的變化如附錄C 圖C8 所示。對比圖5 及圖C8 可以發(fā)現(xiàn)，改進的DSOGI-PLL 在不同故障類型下均具有波動抑制效果，對系統(tǒng)換相具有一定的改善作用，而CDSC-PLL 在相間接地短路故障及相間短路故障類型下的改善效果較弱。

3.2.2 對比不同故障水平下鎖相環(huán)的控制特性

定義故障水平fFL表示系統(tǒng)故障的嚴重程度［1］，其表達式如式（16）所示。

式中：UN、ω分別為額定電壓、額定角頻率；PN為額定功率。

設故障發(fā)生時刻為第2 s，持續(xù)時間為0.5 s。在單相接地短路、三相短路、相間接地短路以及相間短路故障下根據(jù)式（16）進行故障水平計算，不同故障水平下采用鎖相環(huán)方案1、2 時換相失敗次數(shù)如附錄C 表C1 所示。由表可知：在不同故障類型下，故障持續(xù)期間采用鎖相環(huán)方案1 后LCC-HVDC 輸電系統(tǒng)發(fā)生多次換相失?。欢捎面i相環(huán)方案2 后僅發(fā)生首次換相失敗。這說明改進的DSOGI-PLL 在故障期間可以對換相電壓正、負序分量有效解耦，并消除換相電壓負序分量及諧波的影響，快速地追蹤電網(wǎng)電壓的頻率與相位，為LCC-HVDC 輸電系統(tǒng)提供準確、可靠的觸發(fā)信號。

3.2.3 對比不同短路比下鎖相環(huán)的控制特性

調(diào)整逆變側(cè)交流系統(tǒng)的阻抗以提高系統(tǒng)短路比，進一步驗證改進的DSOGI-PLL 在LCC-HVDC 輸電系統(tǒng)中的控制效果。設附錄C 圖C5 方框中系統(tǒng)等效串聯(lián)阻抗為R=2.738 3 Ω、L=0.032 5 H，此時系統(tǒng)的短路比為5。不同故障水平下鎖相環(huán)方案1、2下LCC-HVDC 輸電系統(tǒng)的換相失敗次數(shù)如附錄C 表C2所示。

對比表C1及表C2可以發(fā)現(xiàn)，系統(tǒng)短路比增大后LCC-HVDC 輸電系統(tǒng)發(fā)生多次換相失敗的次數(shù)有所減少，但當短路比為5 時LCC-HVDC 輸電系統(tǒng)在采用鎖相環(huán)方案1 時仍然會出現(xiàn)多次換相失敗，而采用鎖相環(huán)方案2 時未出現(xiàn)該情況，再次驗證了改進的DSOGI-PLL能夠降低多次換相失敗發(fā)生的概率。

4 結(jié)論

針對LCC-HVDC輸電系統(tǒng)在逆變側(cè)故障時容易發(fā)生換相失敗的問題，本文基于逆變側(cè)交流系統(tǒng)故障下?lián)Q相電壓負序分量的分析結(jié)果，提出了一種改進的DSOGI-PLL，并驗證了其控制效果，所得結(jié)論如下：

1）改進的DSOGI-PLL 的動態(tài)響應效果好，其在負序、諧波抑制方面具有較大的優(yōu)勢；

2）當電網(wǎng)電壓不平衡及諧波含量較高時，改進的DSOGI-PLL 仍能夠高效地追蹤電網(wǎng)電壓的頻率與相位；

3）由于改進的DSOGI-PLL在負序分量以及諧波抑制方面具有較好的魯棒性，將其應用于LCC-HVDC輸電系統(tǒng)中可以有效降低多次換相失敗的發(fā)生概率，進而為實際工程中多次換相失敗的抑制提供參考。

本文研究了換相電壓負序分量對LCC-HVDC輸電系統(tǒng)底層鎖相觸發(fā)控制環(huán)節(jié)的影響，換相電壓負序分量還會對LCC-HVDC輸電系統(tǒng)其他控制環(huán)節(jié)造成不利影響，后續(xù)將進行深入研究。

附錄見本刊網(wǎng)絡版（http：//www.epae.cn）。