馮國斌

（廣東省輕工業(yè)技師學院，廣東 廣州 510000）

1 EMI基本內(nèi)容

電磁干擾（Electromagnetic Interference，EMI）有傳導干擾和輻射干擾2種。傳導干擾指通過導電介質(zhì)將1個電網(wǎng)絡上的信號耦合（干擾）到另1個電網(wǎng)絡。輻射干擾指干擾源通過空間將信號耦合(干擾)到另1個網(wǎng)絡。在高速印刷電路板（Printed Circuit Board，PCB）及系統(tǒng)中，高頻信號線以及集成電路的引腳和各類插件都可能成為具有天線特性的輻射干擾源，能源發(fā)射電磁波并影響其他系統(tǒng)或本系統(tǒng)內(nèi)其他系統(tǒng)的正常工作[1]。

2 EMI問題產(chǎn)生原因分析

EMI是由于電磁干擾源通過耦合路徑將能量傳遞給敏感系統(tǒng)造成的。它主要包括經(jīng)由導線或者公共地線的傳導、通過空間輻射、通過進場耦合3種基本形式[2]。EMI的危害表現(xiàn)為能夠降低傳輸信號質(zhì)量，導致電流或設備被干擾甚至破壞，從而導致設備無法滿足電磁兼容標準所規(guī)定的技術指標要求。

EMI可以來自于某個不定向發(fā)射源以及某個無意形成的天線。傳導性EMI可能是某個輻射EMI干擾源或某個電路板組件引起的。當電路板接收到傳導性干擾后，就會注入到電路PCB線路中。在正常運行過程中，開關式電源電路會產(chǎn)生傳導性EMI，電源中的“開”“關”可以切換操作，從而產(chǎn)生較強的非連續(xù)性電流。這些非連續(xù)性電流會存在于降壓轉(zhuǎn)化器的輸入端、升壓轉(zhuǎn)換器的輸出端以及反激和降升壓拓撲結(jié)構(gòu)的輸入端與輸出端。開關動作會引起非連續(xù)性電流產(chǎn)生電壓紋波，其通過PCB線跡傳播至系統(tǒng)的其他部分。開關式電源引起的輸入或者輸出電壓紋波會對負載電路的正常運行產(chǎn)生危害。

傳導性EMI干擾是開關電流中正常工作于寄生電容和電感共同作用產(chǎn)生的結(jié)果，如數(shù)字信號線跡等，這些干擾源的耦合方式均是通過線跡之間的寄生電容，這些信號會將電流尖脈沖帶入鄰近的PCB線跡[3]。此外，干擾源也可能來自于PCB某個天線，干擾源的耦合方式也均是線跡之間的寄生電感，該信號將電壓擾動帶入鄰居PCB線跡，每3個EMI源來自線纜內(nèi)相鄰的導線，通過這些導線傳播的信號則會產(chǎn)生連續(xù)的串擾效應。當正常運行時開關式電源（Switching Mode Power Supply，SMPS）電路為傳導性EMI的形成帶來機會，這些電源內(nèi)的“開”“關”可以切換操作，進而產(chǎn)生較強的非連續(xù)性電流。該非連續(xù)性電流存在于降壓轉(zhuǎn)換器的輸入端、升壓轉(zhuǎn)化器的輸出端以及反激和降升壓拓撲結(jié)構(gòu)的輸入與輸出端。開關動作則會導致非連續(xù)性電流產(chǎn)生電壓紋波，SMPS就會引起輸入或者輸出電壓紋波，進而出現(xiàn)干擾源。

除此之外，EMI共有2類傳導性干擾，即差模輻射干擾和共輻射干擾。差模輻射干擾信號出現(xiàn)在電路輸入端之間，如信號于接地之間，電流流經(jīng)同相的2個輸入端，就會形成隨電流強弱變化的電壓。

3 電子電路設計原則

3.1 整體性原則

在進行電子電路設計中，首先要遵循整體性原則，以整體角度出發(fā)，從整體到局部對電子電路進行設計。具體而言，在設計電子電路時要充分考慮電子電路各個部件之間存在的關聯(lián)性，并對各個部件進行分析，從而判斷其整體性質(zhì)[4]。

3.2 功能性原則

雖然電子電路設計過程較為復雜，但是無論電子電路多么復雜都可以利用劃分部件的方式將電子電路劃分為不同層次的小電路。因此，在設計電子電路時可以根據(jù)各個部件的功能進行劃分，再結(jié)合實際電路情況，融合各個部件。

3.3 最優(yōu)化原則

最優(yōu)化原則指對1個設計標準達標的電子電路而言，都會由不同的小組件組成。具體而言，電子電路中，無論是哪個小部件質(zhì)量不符合標準都會導致電子電路整體質(zhì)量不達標，為此在設計電子電路時必須確保每1個部件都符合質(zhì)量標準。

3.4 穩(wěn)定性原則

對電子電路影響的因素諸多，且部分問題并非人為可以控制的。具體而言，設計電子電路時大多因素都是不可控制的，因此要確保電子電路設計過程的穩(wěn)定性。

3.5 性價比原則

現(xiàn)如今，電子產(chǎn)業(yè)市場競爭日益激烈，無論是任何電子產(chǎn)品都需有效控制其生產(chǎn)成本和周期，只有通過出色的使用性能與性價比才能提高產(chǎn)品的競爭力，為此設計電子電路時要重視性價比原則。

4 EMI解決方案及控制措施

4.1 器件選型

在電路設計EMI時首先重點考慮選用器件的速率，任何電路若要將上升時間為5 ns的器件轉(zhuǎn)換成上升時間為2.5 ns的器件，EMI會提高大約4倍。EMI的輻射強度和頻率的平方會成正比，最高EMI頻率也稱為EMI發(fā)射帶寬，它是信號上升時間而不是信號頻率的函數(shù)[5]。這種輻射型EMI的頻率范圍為30 MHz～50 GHz，在此頻段上波長會很短，電路板上雖然短也可能會成為發(fā)射天線。而EMI較高時電路就會喪失正常功能，為此在器件選型后，要以確保電路性能要求為前提，選擇使用低速芯片。此外，器件的引線管腳都具有寄生電感和寄生電容，因此在電路設計中器件形式對信號的影響也是不容忽視的，它也是產(chǎn)生EMI輻射的主要因素。

4.2 連接器的選擇與信號端子定義

連接器是高速信號傳輸?shù)年P鍵環(huán)節(jié)，也是產(chǎn)生EMI輻射的主要因素[6]。在連接器的端子設計中可以多次安排地針，減少信號與地面的距離以及連接器產(chǎn)生的EMI輻射信號環(huán)路面積，提供低阻抗回流通路，必要情況下可以將關鍵信號用地針隔離。

4.3 疊層設計

在設計成本允許的情況下適當增加地線層數(shù)量，信號層與地面層緊鄰即可減少EMI輻射。對于高速PCB電源層和地線層緊鄰耦合即可降低電源阻抗，從而達到降低EMI輻射的目的。

4.4 布 局

結(jié)合信號電流流向，對電路設計進行合理布局，從而減小信號間干擾[7]。合理布局是有效控制EMI的關鍵，布局需遵循以下原則：（1）模擬電路要與數(shù)字電路隔開；（2）時鐘線是主要的干擾和輻射源，要遠離敏感電路，促使時鐘走向最短；（3）要確保布局對電源分割的可行性，多電源其要基于電源分割區(qū)域的邊界布放，降低平面分割對EMI的影響。

4.5 布 線

（1）阻抗控制，高速信號線會以傳輸線的特性呈現(xiàn)，需要對其進行阻抗控制，避免信號出現(xiàn)反沖、過沖或振鈴，以此降低EMI輻射干擾[8]。（2）分類信號，根據(jù)不同時鐘信號以及總線等的EMI輻射強度及敏感程度，使干擾源和敏感系統(tǒng)盡量分離，降低耦合。（3）信號環(huán)路，信號流出至信號流入形成的回路，是電路設計中EMI控制的關鍵，在布線過程中必須要加強控制，對每一關鍵信號流向都要了解，對關鍵信號靠近回流路時則要確保環(huán)路面積最小[9,10]。

5 結(jié) 論

在電路設計過程中控制EMI問題是1項系統(tǒng)、長期且復雜的工程，一方面要充分考慮設備條件及環(huán)境，明確電子產(chǎn)品設計與實際電子產(chǎn)品需求，另一方面還需要對信號干擾源嚴格控制，確保電子信號輸入、輸出穩(wěn)定，并以全局角度去看待問題，規(guī)避不同信號干擾源所產(chǎn)生的影響。此外，需要合理布線，對地線及電源線妥善處理，減少EMI輻射干擾，從而實現(xiàn)電路兼容性需求。