杭萬里 卜凡

1.中科芯集成電路有限公司;2.南京晨光集團有限責任公司

公司設(shè)計了一款SiP（ System In Package）電路。該電路包含DSP裸芯、FPGA裸芯、FPGA配置裸芯、SPI FLASH存儲裸芯和一些濾波電容。為配合電路后續(xù)生產(chǎn)測試，需要設(shè)計出一整套的測試系統(tǒng)。測試主要包含接性測試、ATE（Automatic Test Equipment）測試、老化測試。一旦電路通過以上測試，即認為SiP電路的基本功能和性能是良好的。

0 引言

設(shè)計一款電路及其生產(chǎn)測試，需要投入大量的金錢和時間。隨著制造工藝不斷地提升，半導體產(chǎn)業(yè)的發(fā)展對照摩爾定律越來越難實現(xiàn)。如何快速低成本實現(xiàn)一款新的滿足要求的電路，成為一個迫在眉睫的問題。系統(tǒng)級封裝（System In Package，SiP），是將多個裸芯封裝在殼體里的方式[1]。多個裸芯之間通過線鍵合（Wire Bonding）、覆晶接合（Flip Chip）進行連接。該方式無需開發(fā)設(shè)計新的裸芯，只需利用成熟的裸芯。因此方式能夠有效降低設(shè)計風險，縮短開發(fā)周期，降低開發(fā)成本[2]。但由于裸芯之間的互聯(lián)關(guān)系，就會存在相互影響，使得測試變得復雜不可控，本文針對公司的一款開發(fā)設(shè)計了一整套的測試方案，對其進行測試。如果SiP電路能夠順利通過測試，即認為該SiP電路是良品。

1 SiP電路簡介

該款SiP電路為一款內(nèi)置DSP裸芯、FPGA裸芯、FPGA配置裸芯、SPI FLASH存儲電裸芯和一些濾波電容。該SiP電路的整體框如圖1所示。

圖1 SiP電路框圖Fig.1 SiP circuit block diagram

SiP的內(nèi)部詳細連接如圖2所示，其中最為主要的是DSP裸芯和FPGA裸芯之間的連接關(guān)系，采用了用XINTF總線連接方式。

圖2 內(nèi)部詳細互連示意圖Fig.2 Internal detailed interconnection diagram

該款SiP電路封裝為為陶瓷柱柵陣列CCGA（ceramic column gridarray）陶瓷封裝，管腳數(shù)為836。電路的管殼正反實物照片如圖3所示，該圖背面為未植柱圖。最終成品如圖4所示。

圖3 殼體實物正反圖Fig.3 Front and back view of the shell

圖4 成品示意圖Fig.4 Finished picture

2 SiP電路測試

SiP測試主要分為連接性測試、Automatic Test Equipment（ATE）測試和老化測試。

2.1 連接性測試

為了確保電路的所有管腳連接性，設(shè)計一塊測試板對其連通性進行測試。設(shè)計的思路是將所有的IO口進行相互連接。編寫程序設(shè)置一個為輸出，一個為輸入，進行測試。通過延遲后，將輸入輸出互換，再次測試。電路內(nèi)部含有DSP和FPGA。為了測試簡便，都是DSP內(nèi)部互連，F(xiàn)PGA內(nèi)部互連。所有分別編寫測試代碼進行測試。二者之間采用XINTF總線進行連接，在FPGA中例化出來一個SRAM，DSP對其進行讀寫，來測試二者之間的互聯(lián)性。通過FPGA的燒寫代碼，為了確保電路的所有管腳連接性。分別編寫DSP和FPGA代碼對內(nèi)部SPI FLASH進行遍歷讀寫。從而保證連接性[3-4]。設(shè)計的硬件測試插座板如圖5所示。

2.2 ATE測試

電路的電氣性能測試必須使用集成電路測試機即Automatic Test Equipment（ATE）。該款電路使用兩種測試機，一種是安捷倫的Verigy93000進行DSP的性能測試，另外一種是泰瑞達的Integra J750對FPGA進行測試[5-6]。其Device Under Test Board（DUT測試板）如圖6所示。

由于SiP裸芯已經(jīng)通過中測，所以SiP電路內(nèi)部裸芯性能都能達標。部分測試數(shù)據(jù)如表1[7]。限于篇幅，不展示全部測試數(shù)據(jù)。

表1 部分測試數(shù)據(jù)Tab.1 Partial test data

2.3 老化測試

按照GJB 2438B-2017中的H級設(shè)計要求，需要進行125℃條件下進行160小時的老練實驗。老練板的原理圖一般采用管腳標號示意的方式進行標識。老練原理如圖7。經(jīng)過老練后，SiP電路再進行一次連通性、性能測試，確保性能沒有問題。

圖7 老練原理示意圖Fig.7 Sophisticated schematic

3 結(jié)語

本文簡述了一款SiP電路的測試的設(shè)計方法。主要包括了連通性測試、ATE測試、老化測試。每一項測試都包含了硬件、軟件和所使用的測試設(shè)備。通過構(gòu)建這一測試方法，已順利應用到該款SiP電路的測試驗證上，對該電路的生產(chǎn)、測試起到了決定性作用。目前已順利應用到該款電路的小批量試生產(chǎn)中。小批量試產(chǎn)，也證明了該測試方法設(shè)計的正確性和有效性。