郭仲杰，劉 申，蘇昌勖，曹喜濤，李 晨，韓 曉

(西安理工大學(xué)自動(dòng)化與信息工程學(xué)院，陜西 西安 710048)

傳統(tǒng)的占空比校準(zhǔn)電路分為有反饋環(huán)路的模擬方法和無(wú)反饋的數(shù)字校正方法。文獻(xiàn)[2]提出了脈寬控制回路，利用異或同或邏輯PD 作為相位檢測(cè)器，通過(guò)低通濾波器對(duì)占空比的偏差進(jìn)行不斷積累，并通過(guò)共模反饋比較器來(lái)對(duì)基準(zhǔn)電壓和輸出信號(hào)的共模電壓進(jìn)行比較來(lái)控制共模反饋電壓，從而達(dá)到輸出所需的共模電壓來(lái)調(diào)整時(shí)鐘信號(hào)占空比。在文獻(xiàn)[3]中，通過(guò)比較低通濾波器輸出的直流分量和參考電壓來(lái)調(diào)整時(shí)鐘信號(hào)占空比，同時(shí)降低功耗。一般來(lái)說(shuō)，數(shù)字技術(shù)具有更快的穩(wěn)定時(shí)間和大范圍的調(diào)整范圍。然而，它們的頻率范圍非常有限，而且比模擬信號(hào)復(fù)雜。而模擬方法則具有較高的調(diào)整精度，但是調(diào)整范圍較小[4－8]。

本文采用實(shí)時(shí)動(dòng)態(tài)的高精度模擬域校準(zhǔn)方式，所提出的高速高精度占空比調(diào)整電路具有包括壓控產(chǎn)生電路、占空比調(diào)整電路和時(shí)鐘信號(hào)合成電路。通過(guò)這些電路完成對(duì)時(shí)鐘信號(hào)占空比的調(diào)整，環(huán)路設(shè)計(jì)簡(jiǎn)便且不需要補(bǔ)償以及低通濾波。

1 占空比變化分析及校準(zhǔn)技術(shù)

在高速ADC 工作中，希望控制各個(gè)模塊電路工作的時(shí)鐘信號(hào)是穩(wěn)定的占空比為50%的時(shí)鐘信號(hào)。但是時(shí)鐘信號(hào)在傳輸過(guò)程中，經(jīng)過(guò)各種邏輯器件后，時(shí)鐘信號(hào)的上升沿和下降沿會(huì)產(chǎn)生不同程度的畸變，從而導(dǎo)致占空比偏離50%。除此以外，由于器件的失配、PVT 變化以及制造和工藝的偏差等也會(huì)使時(shí)鐘信號(hào)占空比產(chǎn)生進(jìn)一步的偏差，為了使ADC性能達(dá)到最優(yōu)，時(shí)鐘占空比校準(zhǔn)電路的性能在這里將會(huì)起到至關(guān)重要的作用。

占空比校準(zhǔn)技術(shù)分為帶反饋的模擬校準(zhǔn)方法和不帶反饋的數(shù)字式校準(zhǔn)方法。而無(wú)論那種校準(zhǔn)方法，都有兩個(gè)必不可少的模塊:用于檢測(cè)輸入時(shí)鐘信號(hào)信息并將之轉(zhuǎn)換為控制電壓的檢測(cè)級(jí)電路以及根據(jù)控制電壓轉(zhuǎn)換為相應(yīng)占空比調(diào)整量的調(diào)整級(jí)電路。其原理如圖1 所示。

圖1 占空比校準(zhǔn)電路原理

輸入信號(hào)CLKin經(jīng)過(guò)檢測(cè)級(jí)電路后其上升沿觸發(fā)輸出級(jí)電路產(chǎn)生上升沿，輸出控制電壓至調(diào)整級(jí)電路，對(duì)占空比進(jìn)行調(diào)整并產(chǎn)生下降沿至輸出級(jí)電路，在輸出級(jí)電路將上升沿和下降沿進(jìn)行合成輸出所需占空比的時(shí)鐘信號(hào)。其校準(zhǔn)時(shí)序圖如圖2所示。

圖2 占空比校準(zhǔn)時(shí)序

2 本文提出的占空比校正方法

本文的占空比調(diào)整電路整體結(jié)構(gòu)如圖3 所示，采用環(huán)路負(fù)反饋的方式調(diào)節(jié)時(shí)鐘信號(hào)的占空比。由時(shí)鐘信號(hào)合成電路、控制電壓產(chǎn)生電路、占空比調(diào)整電路組成。CLKin為輸入時(shí)鐘信號(hào)，CLKout為該電路最終調(diào)制后的輸出時(shí)鐘信號(hào)。

圖3 電路整體架構(gòu)原理圖

外部輸入進(jìn)來(lái)的時(shí)鐘信號(hào)CLKin首先輸入到時(shí)鐘信號(hào)合成電路，產(chǎn)生輸出時(shí)鐘的上升沿并通過(guò)鎖存結(jié)構(gòu)進(jìn)行高電平保持，此時(shí)通過(guò)控制電壓產(chǎn)生電路產(chǎn)生合適的電壓信號(hào)促使占空比調(diào)整電路的電容進(jìn)行放電，其放電速度與該控制電壓相關(guān)，通過(guò)放電時(shí)間來(lái)調(diào)整輸入時(shí)鐘信號(hào)的脈沖寬度，并將信號(hào)反饋回時(shí)鐘信號(hào)合成電路產(chǎn)生下降沿，從而完成輸入信號(hào)的占空比調(diào)整。

2.1 基于環(huán)路負(fù)反饋的控制電壓產(chǎn)生技術(shù)

控制電壓用于控制占空比調(diào)整電路尾電流源的電流大小，其輸出精度影響最終占空比的輸出精度。如圖4 所示，為本文的控制電壓產(chǎn)生電路，通過(guò)使用環(huán)路負(fù)反饋的方式來(lái)提高控制電壓的精度，輸出時(shí)鐘信號(hào)CLK 以及輸出時(shí)鐘反向信號(hào)控制開(kāi)關(guān)管的開(kāi)關(guān)控制電容MP6、MN11 的充電與放電，當(dāng)電路工作在穩(wěn)定狀態(tài)時(shí)，由于電流鏡的作用，充放電速度一致，因此僅有充電時(shí)間等于放電時(shí)間，即輸出時(shí)鐘占空比等于50%。采用環(huán)路負(fù)反饋的方式通過(guò)調(diào)整調(diào)整管MP4 的過(guò)驅(qū)動(dòng)電壓來(lái)調(diào)整I4的電流大小進(jìn)而不斷調(diào)整控制電壓的變化。

圖4 控制電壓產(chǎn)生電路

Vsense是電路產(chǎn)生的控制電壓，用于控制圖5 中電容C的放電速度。I是電路外部給的偏置電流，VEN作為電路的使能信號(hào)，為高電平時(shí)電路不工作，Vsense電壓為低電平0 V；當(dāng)VEN為低電平時(shí)電路正常工作，產(chǎn)生偏置電壓Vsense。

棚室建造要少遮光：選擇避風(fēng)、向陽(yáng)的地方建棚，坐北朝南，東西延伸。若有相鄰棚，棚間距離應(yīng)保持7～8m，應(yīng)保持在冬至日上午9時(shí)左右，以不相互遮陰為宜。在保證棚室結(jié)構(gòu)牢固，便于調(diào)控溫、濕度的前提下，應(yīng)適當(dāng)降低棚室的高度。一般棚的高度越低，光照效果越好。要根據(jù)不同樹(shù)種確定適宜的棚高，棚的高度以2.5m為底限。棚室的結(jié)構(gòu)支柱要少，支柱不要太粗、太寬，應(yīng)力求棚的拱桿遮光面窄，以利少遮光。適宜的大棚采光角可增加棚內(nèi)光照，采光角度一般為24°～28°，后屋面的角度45°左右。

電路正常工作時(shí)，通過(guò)電流鏡MN2～MN3 的電流復(fù)制I1＝I，流過(guò)MP2 的電流為控制電壓產(chǎn)生電路提供偏置，因此MP1 與MP2 的寬長(zhǎng)比比例為k∶1，其中k比較大，因此電流鏡MP1～MP2 產(chǎn)生的復(fù)制電流I3非常小，經(jīng)過(guò)MP2、MP4、MN4 之間的電流關(guān)系如式(1)所示，則偏置電壓Vsense的大小由I4決定，電流大小如式(2)所示。

式中

在圖4 中MP4 與MN7 的柵壓相等，取決于流經(jīng)MN7 的電流大小。電流鏡MN2～MN6 的比例為1 ∶4，即流過(guò)MN6 的電流為4I。電流鏡MP1～MP3的比例為1 ∶3，即流過(guò)MN6 的電流為3I，則流過(guò)MN7 的電流I6大小為I。因此其柵壓與電流I的關(guān)系如式(4)所示:

2.2 延時(shí)可調(diào)的占空比調(diào)整技術(shù)

本文的占空比調(diào)整電路由兩個(gè)反相器，一個(gè)電容組成。該調(diào)整電路通過(guò)控制電壓調(diào)節(jié)反相器的尾電流源電流大小來(lái)實(shí)現(xiàn)調(diào)整反相器翻轉(zhuǎn)時(shí)間，從而調(diào)整時(shí)鐘信號(hào)下降沿的到來(lái)時(shí)間，實(shí)現(xiàn)占空比的調(diào)整。如圖5 所示，放電速度由控制電壓Vsense決定。

圖5 占空比調(diào)整電路

通過(guò)控制電壓Vsense的大小，來(lái)控制h點(diǎn)電壓下降到反相器閾值電壓的時(shí)間，再通過(guò)后級(jí)反相器，通過(guò)VA信號(hào)在時(shí)鐘信號(hào)輸出電路來(lái)調(diào)整輸出時(shí)鐘信號(hào)的下降沿時(shí)間，從而調(diào)整了時(shí)鐘信號(hào)的脈沖寬度，由于MN2 不僅可以工作在飽和區(qū)，還可以工作在亞閾值區(qū)和線性區(qū)，只是相應(yīng)的電流會(huì)改變，因此該電路可調(diào)的輸入信號(hào)的占空比范圍將變得非常大。

2.3 基于數(shù)字式的輸出時(shí)鐘信號(hào)合成

通過(guò)對(duì)輸出時(shí)鐘信號(hào)在調(diào)整級(jí)電路進(jìn)行調(diào)整后，通過(guò)時(shí)鐘信號(hào)合成電路合成得到最終所需要的輸出信號(hào)。當(dāng)輸入時(shí)鐘信號(hào)與輸出時(shí)鐘信號(hào)產(chǎn)生相位誤差時(shí)，通過(guò)輸出信號(hào)導(dǎo)通校準(zhǔn)管MN，使X 點(diǎn)電壓為低電平，從而使CLK 為高電平，并通過(guò)鎖存結(jié)構(gòu)對(duì)信號(hào)進(jìn)行保持。當(dāng)圖6 中的VA為高電平時(shí)，MP10 導(dǎo)通，將X 點(diǎn)電位拉高，通過(guò)INV3 使CLK 信號(hào)置為低電平并進(jìn)行保持。最終輸出所需的時(shí)鐘信CLK。

圖6 時(shí)鐘信號(hào)輸出電路

3 驗(yàn)證結(jié)果與數(shù)據(jù)分析

本文的時(shí)鐘校準(zhǔn)電路基于0.18 μm 工藝下進(jìn)行設(shè)計(jì)仿真，電源電壓為3.7 V，仿真結(jié)果表明在輸入100 MHz 占空比為6%與97%占空比時(shí)鐘信號(hào)，可以看出，占空比校正電路將時(shí)鐘信號(hào)校正為50%，且通過(guò)工藝角和溫度仿真驗(yàn)證電路的占空比調(diào)整功能在各種環(huán)境下仿真都能保持穩(wěn)定的占空比信號(hào)輸出。

輸入頻率為100 MHz 的輸入時(shí)鐘下，產(chǎn)生占空比為50%的輸出時(shí)鐘，部分關(guān)鍵信號(hào)的輸出結(jié)果如圖7 所示，X2＿Y 為圖6 中M 處的輸出結(jié)果，當(dāng)為高電位時(shí)，通過(guò)鎖存結(jié)構(gòu)使輸出時(shí)鐘信號(hào)保持為高電位，并使h點(diǎn)電位開(kāi)始放電，當(dāng)放電至反相器閾值電壓時(shí)A 點(diǎn)電位翻轉(zhuǎn)，并將其反饋回時(shí)鐘信號(hào)輸出模塊，產(chǎn)生輸出時(shí)鐘信號(hào)的下降沿，輸出信號(hào)的上升沿和下降沿在信號(hào)輸出模塊通過(guò)鎖存結(jié)構(gòu)合成為輸出時(shí)鐘信號(hào)。

圖7 時(shí)鐘占空比調(diào)整過(guò)程的重要波形

為了驗(yàn)證電路的可靠性，在100 MHz 占空比20%輸入時(shí)鐘下，對(duì)電路在不同工藝角(tt，ss，ff)和溫度下的輸出時(shí)鐘信號(hào)占空比進(jìn)行仿真，其仿真數(shù)據(jù)如圖8 所示，從圖中可以看出輸出時(shí)鐘信號(hào)占空比穩(wěn)定在50%，其誤差小于0.28%。

圖8 本文電路在不同工藝角、溫度下的輸出占空比

近年來(lái)，國(guó)內(nèi)外對(duì)時(shí)鐘信號(hào)的占空比校正電路有了深入的研究，本文與部分文獻(xiàn)的參數(shù)對(duì)比如表1所示?？梢钥闯霰疚乃芯康臅r(shí)鐘占空比校正電路有著較高的調(diào)整精度。

表1 本文電路與參考文獻(xiàn)的參數(shù)性能對(duì)比

4 結(jié)論

本文研究了一種用于ADC 采樣的高精度時(shí)鐘占空比校正方法，基于0.18 μm CMOS 工藝設(shè)計(jì)了一種用于ADC 的高精度采樣時(shí)鐘信號(hào)占空比校準(zhǔn)電路，通過(guò)采用環(huán)路負(fù)反饋的控制技術(shù)，提升控制電壓的輸出精度，并通過(guò)延時(shí)可控的調(diào)整電路對(duì)輸入信號(hào)占空比進(jìn)行校正并輸出高精度的占空比信號(hào)，經(jīng)仿真驗(yàn)證，輸入占空比6%至97%的輸入信號(hào)可以輸出占空比穩(wěn)定為50%的時(shí)鐘信號(hào)，其輸出誤差小于0.28%。功耗和精度與現(xiàn)有文獻(xiàn)相比，具有明顯的優(yōu)勢(shì)。