尚經(jīng)國(guó)，劉 溪，劉傳家

（沈陽(yáng)工業(yè)大學(xué)信息科學(xué)與工程學(xué)院，沈陽(yáng)110870）

1 引言

自金屬氧化物半導(dǎo)體場(chǎng)效應(yīng)晶體管（MOSFET）問(wèn)世以來(lái)，便被作為柵控器件，以其靜態(tài)工作電流小、開關(guān)速度快以及面積小、便于集成等特點(diǎn)，廣泛應(yīng)用于生產(chǎn)生活的方方面面。由于摩爾定律的存在，集成電路的集成度己由最初的幾千門增長(zhǎng)到了數(shù)十億門的規(guī)模，隨之也對(duì)MOSFET提出了越來(lái)越高的要求[1]。目前對(duì)MOSFET的主流研究集中在兩方面，一方面是提高集成度，令MOSFET等比例縮小。但隨著特征尺寸進(jìn)入納米級(jí)，短溝道效應(yīng)變得不可忽視，摻雜工藝的難度也在提高。為了降低短溝道效應(yīng)，可采用多柵結(jié)構(gòu)提高柵控能力[2-4]；工藝上以肖特基勢(shì)壘代替MOSFET的PN結(jié)勢(shì)壘，很大程度上避開了摻雜高濃度PN結(jié)勢(shì)壘的難題[5]。另一方面是提高M(jìn)OSFET的性能。由于MOSFET采用漂移擴(kuò)散物理機(jī)制，主要電流為熱激發(fā)電流，亞閾值擺幅在室溫下的降幅存在極限。隧穿場(chǎng)效應(yīng)晶體管（TFET）以隧穿效應(yīng)作為導(dǎo)通機(jī)理，利用的是量子力學(xué)效應(yīng)而非傳統(tǒng)熱力學(xué)注入，其獲得的亞閾值擺幅明顯突破了傳統(tǒng)MOSFET晶體管的極限[6]。在結(jié)構(gòu)中引入輔助柵和浮柵的設(shè)計(jì)，更能進(jìn)一步提高器件性能，不僅能更好地抑制反向漏電流，還可通過(guò)設(shè)置不同極性的電壓形成不同的導(dǎo)通類型，顯著提高了器件的兼容性[7-10]。

2 器件結(jié)構(gòu)及工作機(jī)理

2.1 結(jié)構(gòu)與參數(shù)設(shè)計(jì)

如圖1所示，是所設(shè)計(jì)的新型可編程靜電場(chǎng)效應(yīng)晶體管在Silvaco TCAD軟件中生成的俯視截面圖。圖中明顯可見兩側(cè)由二氧化鉿為介質(zhì)材料的浮柵結(jié)構(gòu)與上下由普通硅介質(zhì)圍成的方筒型柵結(jié)構(gòu)。

圖1 器件結(jié)構(gòu)俯視圖

沿圖1中切線A截出的主視圖如圖2所示，關(guān)鍵參數(shù)已在其中標(biāo)注。由截面圖可見，該器件結(jié)構(gòu)包括硅體圍柵和用于對(duì)浮柵充電的方筒型柵。圍柵包裹住源漏極和硅體，控制硅體的四個(gè)側(cè)面；方筒型柵控制硅體的中心位置。源漏極對(duì)稱分布，因此具有可互換性。

圖2 器件結(jié)構(gòu)主視圖及關(guān)鍵參數(shù)標(biāo)注

沿圖1中切線B截出的側(cè)視圖如圖3所示，關(guān)鍵參數(shù)已在其中標(biāo)注。其中，Wfg是浮柵的寬度；W是硅體的寬度；hfg是浮柵高度；Lfg是浮柵的長(zhǎng)度；WSD是源漏極的寬度；L是硅體長(zhǎng)度；h是硅體高度；tHfO2則是HfO2絕緣層的厚度。

圖3 器件結(jié)構(gòu)側(cè)視圖及關(guān)鍵參數(shù)標(biāo)注

各參數(shù)的詳細(xì)仿真數(shù)值如表1所示。

表1 參數(shù)數(shù)值

2.2 器件工作機(jī)理

在該設(shè)計(jì)中，源級(jí)和漏極采用金屬結(jié)構(gòu)，與硅體形成肖特基勢(shì)壘，通過(guò)帶帶隧穿效率使載流子形成導(dǎo)通電流。通過(guò)方筒型柵極給浮柵充入電荷，依靠浮柵內(nèi)的電荷控制硅體內(nèi)部導(dǎo)帶和價(jià)帶的彎曲來(lái)形成遂穿電流。

以N型為例，當(dāng)柵極為負(fù)電壓且電壓較大時(shí)，浮柵被充入正電荷；當(dāng)柵極和浮柵都為正向偏置時(shí)，由源區(qū)的帶帶隧穿產(chǎn)生主要的電子空穴對(duì)，硅體受正電荷影響，能帶向下彎曲，源極價(jià)帶中的電子將會(huì)發(fā)生隧穿來(lái)到導(dǎo)帶，通過(guò)導(dǎo)帶流入柵極，形成導(dǎo)通電流。此時(shí)電子從源極到漏極沒(méi)有形成勢(shì)壘。若柵極為反偏，浮柵保持正偏不變，則電子空穴對(duì)主要由漏區(qū)帶帶隧穿產(chǎn)生；電子流向漏極，但正偏的浮柵極會(huì)對(duì)空穴形成一個(gè)潛在的勢(shì)壘，從而有效地阻止空穴從漏極向源極的流動(dòng)，漏電流因此大為減小。

3 仿真與分析

采用仿真軟件Silvaco TCAD對(duì)所設(shè)計(jì)器件結(jié)構(gòu)進(jìn)行仿真。考慮到器件的特點(diǎn)，調(diào)用的仿真分析模型 包 括consrh、boltzman、band gap narrowing、auger以及bbt.std等。

仿真首先得到不同浮柵電壓條件下的柵極電壓與漏極電流的轉(zhuǎn)移特性曲線，如圖4中各圖所示。

圖4 仿真所得不同條件下的轉(zhuǎn)移特性曲線

如圖4(a)展示的是在漏極外加固定電壓0.2V且源極接地（Vs=0V）時(shí)，以浮柵電荷量qfgate為參數(shù)的Vgs-Idrain轉(zhuǎn)移特性曲線。由曲線可知，柵電極Vgs作為開關(guān)控制著整體器件的開啟與關(guān)斷，通過(guò)改變浮柵電荷量的正與負(fù),可直接改變器件操作類型（NMOSFET或P-MOSFET）。

由圖4(b)可以看出，當(dāng)浮柵電荷量為正值時(shí)，整體器件可作為N-MOSFET使用。當(dāng)qfgate為定值時(shí)，隨著Vgs正向增大，圍柵對(duì)溝道的柵控作用增強(qiáng)，溝道內(nèi)的電子不斷的聚集并從源極不斷流向漏極，使漏極電流逐漸增大。當(dāng)Vgs固定在某一個(gè)負(fù)向電壓時(shí)，隨著浮柵電荷量的減小，浮柵對(duì)溝道水平部分的柵控能力減弱，使漏極電流逐漸減弱；當(dāng)Vgs固定在某個(gè)正向電壓時(shí)，浮柵電荷降至1.92×10-18C時(shí)，浮柵影響減弱，硅體內(nèi)能帶彎曲程度降低小，隧穿幾率隨之降低。隧穿電流的減少導(dǎo)致正向?qū)娏饕搽S之降低。

由圖4(c)可以看出，當(dāng)浮柵電荷量為負(fù)值時(shí)，器件被轉(zhuǎn)換為P-MOSFET工作模式，當(dāng)qfgate為定值時(shí)，隨著Vgs反向增大，圍柵對(duì)溝道的柵控作用增強(qiáng)，溝道內(nèi)的空穴不斷的聚集并不斷從漏極流向源極，漏極電流隨之增大；當(dāng)Vgs固定在某一個(gè)正向電壓時(shí)，隨著浮柵電荷量的減小，浮柵對(duì)溝道水平部分的柵控能力減弱，使漏極電流逐漸減小。當(dāng)Vgs固定在某個(gè)反向電壓時(shí)，浮柵電荷降至-1.92×10-18C時(shí)，浮柵影響減弱，硅體內(nèi)能帶彎曲程度降低小，隧穿幾率隨之降低，隧穿電流的減少導(dǎo)致正向?qū)娏饕搽S之降低。

再對(duì)所設(shè)計(jì)器件的充電電荷時(shí)間進(jìn)行仿真，得到的結(jié)果如圖5所示。

圖5 浮柵充入電荷量與時(shí)間關(guān)系仿真曲線

在仿真中，預(yù)設(shè)金屬柵極電壓為-1.4V，方筒型柵極會(huì)對(duì)浮柵充正電荷。得到的浮柵電荷分別為1.92×10-8C，3.2×10-18C,4.8×10-18C,9.6×10-18C所對(duì)應(yīng)的時(shí)間點(diǎn)。由圖5曲線可以看到，當(dāng)浮柵內(nèi)部存入正電荷后會(huì)使充入等間距差值電荷所用的時(shí)間變長(zhǎng)，符合理論的預(yù)期。

4 結(jié)束語(yǔ)

改進(jìn)后的具有方筒型柵和控浮柵的可編程式靜電場(chǎng)效應(yīng)晶體管，通過(guò)方筒柵極給浮柵充電，可以在工作狀態(tài)下減少一個(gè)電極，降低了功耗。浮柵電荷性質(zhì)的不同可以實(shí)現(xiàn)不同的類型的MOSFET的切換，并且能夠降低反向漏電流，大大改善器件性能。高勢(shì)壘肖特基接觸也會(huì)降低熱激發(fā)電流，提高隧穿電流的比例，進(jìn)而降低亞閾值擺幅，提高開關(guān)電流比，都使得本設(shè)計(jì)的新型FET結(jié)構(gòu)具有巨大的技術(shù)價(jià)值和廣闊的應(yīng)用前景。