謝海情，王振宇，曾健平，陸俊霖，曹武，陳振華，崔凱月

（1.長沙理工大學 物理與電子科學學院，湖南 長沙 410114；2.長沙理工大學柔性電子材料基因工程湖南省重點實驗室，湖南 長沙 410114；3.湖南大學 物理與微電子科學學院，湖南 長沙 410082）

帶隙基準電壓源作為集成電路的重要模塊之一，能夠有效抑制電壓擾動與溫度變化對輸出的影響，產生精準的基準電壓，從而被廣泛應用于諸多領域[1].傳統(tǒng)的帶隙基準電壓源是通過對三極管的發(fā)射結電壓VBE進行一階溫度補償，降低溫度系數(shù)，從而減小溫度變化對基準電壓的影響[2-3].然而，由于高階溫度項的存在，一階溫度補償?shù)臉O限約為13 ppm/℃[4]，無法滿足高精度集成電路系統(tǒng)的要求.為提高帶隙基準電壓源的性能，人們嘗試了多種技術以降低基準源的溫度系數(shù).Andreou 等[5]提出了一種新型的寬溫度范圍的基準電壓源，利用多晶硅電阻和運放產生與絕對溫度呈負相關性的電流進行曲率補償，從而拓寬了溫度范圍，但容易受到工藝變化引起的不匹配的影響.Duan 等[6]通過設計兩個基準源模塊和共源共柵電流鏡結構，分別獲得了曲率上升和曲率下降的基準電流，實現(xiàn)了精確的匹配，降低了溫度系數(shù)，但其采用了多個運放，不僅使電路更為復雜，而且消耗更多的功耗.Ming 等[7]利用多個低阻抗路徑，將電源紋波在未抵達輸出前旁路至地，并通過多個電流基準形成高階曲率補償，從而獲得了高穩(wěn)定性的基準電壓，但其工作溫度范圍較為狹窄.此外，Wang 等[8]利用硅帶隙變窄效應，將三極管的發(fā)射結電壓隨溫度變化的曲率由3.6 mV 降到1.4 mV，在不增加功耗的基礎上，提高了帶隙基準電壓源的精度.肖璟博等[9]利用雙帶隙結構，以電流比例相減的方式實現(xiàn)曲率補償.文獻[4]提出了一種指數(shù)型曲率補償技術，通過亞閾值區(qū)MOS 管獲得與絕對溫度呈指數(shù)關系的補償電流，取得了良好的效果.Chen 等[10]提出了分段式電流補償技術，將加法電路，減法電路和電流鏡結合在一起，分別補償不同溫度范圍內的曲率，在整個溫度范圍內實現(xiàn)良好的溫度系數(shù).但這些技術在降低溫度系數(shù)的同時，輸出電壓易受電源電壓擾動影響，難以獲得較高的電源電壓抑制比（Power Supply Rejection Ratio，PSRR）.

針對以上問題，本文通過電阻將亞閾值區(qū)MOS管漏電流轉換為電壓，并與一階溫度補償電壓進行加權疊加，實現(xiàn)二階溫度補償.同時采用高增益的運放以及負反饋回路減少電源擾動的影響，從而獲得了低溫漂高電源電壓抑制比的帶隙基準電壓源.

1 二階溫度補償原理

為了獲得高精度的基準電壓，減少溫度的影響，需對基準電壓進行溫度補償.一階溫度補償原理如圖1 所示，具有負溫度系數(shù)的三極管基級-發(fā)射極電壓VBE與具有正溫度系數(shù)的熱電壓VT形成補償，得到一階溫度補償電壓Vref1[11]：

圖1 一階溫度補償原理圖Fig.1 Schematic of first-order temperature compensation

式中：γ 為溫度補償系數(shù)；VT=kT/q，k 為玻爾茲曼常數(shù)，q 為單位電荷量.

由于VBE存在高階溫度項，熱電壓無法完全補償，導致Vref1的變化在低溫區(qū)為曲率上升，在高溫區(qū)為曲率下降，溫度系數(shù)較大.因此，需要對一階溫度補償電壓，進行二階溫度補償.二階溫度補償原理如圖2 所示，通過轉換亞閾值MOS 管漏電流Id為補償電壓，得到具有高階溫度項的正溫度系數(shù)電壓Vref2.再利用正溫度系數(shù)電壓Vref2對一階溫度補償電壓Vref1的高溫區(qū)進行補償，得到溫度系數(shù)更低的二階溫度補償電壓VREF：

2 電路設計

本文設計的帶隙基準電壓源電路如圖3 所示，主要由一階溫度補償電路、二階溫度補償電路、輸出電路和啟動電路組成.利用工作于亞閾值區(qū)的MOS管產生具有高階溫度項的電流，并利用電阻將其轉化成補償電壓，然后將補償電壓與傳統(tǒng)的一階溫度補償電壓進行比例疊加，實現(xiàn)二階溫度補償.

圖3 所提出的帶隙基準電壓源電路原理圖Fig.3 Schematic of the proposed bandgap voltage reference

2.1 一階溫度補償電路設計

如圖3 所示，一階溫度補償電路由PMOS 管M1～M6，電阻R1、R2，三極管Q1～Q3，以及運算放大器OP組成，輸出一階溫度補償電壓.其中，運算放大器OP與MOS 管M1～M4構成深度負反饋網絡，不僅提高了電路的電源抑制能力，而且鉗制了X 與Y 點的電位，使得VX=VY.因此，

從而得到正溫度系數(shù)電流IPTAT1：

式中：VBE1、VBE2分別為三極管Q1、Q2的發(fā)射結電壓；N 為Q2與Q1的發(fā)射結面積之比.

MOS 管M1～M6具有相同的寬長比，構成共源共柵電流鏡.因此，正溫度系數(shù)電流IPTAT1被復制到M6所在支路，得到一階溫度補償電壓：

三極管基級-發(fā)射極電壓VBE，可表示為[12]：

式中：Vg0為硅的帶隙電壓，與溫度無關；T0為參考溫度，取300 K；β 是受工藝影響的常數(shù)；α 為偏置電流的指數(shù)溫度系數(shù).

由式（6）可以看出，VBE中存在高階溫度項VTln（T/T0）.對式（6）的高次項進行泰勒級數(shù)分解可以得到：

又因為

所以VBE的高階溫度項中，二次項起主導作用，保留式（7）的第一項，聯(lián)立式（5）（6）可得：

因此，通過調節(jié)R2/R1的值可以消除一階溫度項.為進一步減小VBE高階溫度項對基準源的溫度特性的影響，仍需要進行二階溫度補償.

2.2 二階溫度補償電路設計

如圖3 所示，二階溫度補償電路由MOS 管M7～M17，和電阻R5、R6組成.M9與M14的柵極偏置于M9的漏極，M10和M13的柵極偏置于M13的漏極，使得流過M9的電流IPTAT2與電源無關.M15～M17組成偏置電路為M11和M12提供偏置，通過調整M15～M17的寬長比（W/L），使得M11、M12和M17在整個工作溫度范圍內工作于亞閾值區(qū).因此流過M11的電流IPTAT2為亞閾值區(qū)電流，可表示為[13]：

式中：n 為亞閾值修正因子；VGS11為M11的柵源電壓；μ 為載流子遷移率.令：

則，將式（10）進行洛朗展開，可得：

可見，IPTAT2具有二階溫度項.

MOS 管M8、M9、M14具有相同的寬長比，構成電流鏡結構.因此，M8所在支路的電流為IPTAT2，二階補償電壓Vref2可表示為：

式中：VDS7為MOS 管M7的漏源電壓.M7與M11的寬長比和柵源電壓都相同，因此M7工作于亞閾值區(qū)，其導通電阻可表示為：

從而

將式（15）代入式（13）可得二階溫度補償電壓：

為了進一步提高電源抑制比，M16、M17、M7、R5構成閉環(huán)負反饋電路.當M16源極電位升高時，M17和M7的柵極電位升高，M7的漏極電位降低，電阻R5上端電位降低，從而M16的柵極電位降低.由于漏極電流不變，最終導致M16的源極電位降低.

2.3 輸出電路

如圖3 所示，輸出回路由串聯(lián)的電阻R3與R4組成，回路兩端分別連接一階溫度補償電壓Vref1與二階溫度補償電壓Vref2，基準輸出電壓VREF即為電阻R3和電阻R4的連接點電壓.理想情況下，一階溫度補償電壓Vref1與二階溫度補償電壓Vref2的值相等，則輸出回路沒有壓降，無電流流過電阻，即VREF=Vref1=Vref2.實際上，Vref1與Vref2之間存在較小的壓降，則輸出回路中有電流從高電位流向低電位，從而平衡Vref1和Vref2的差距，使之趨于一致.因此，基準輸出電壓VREF可表示為：

其中，m=R4/（R3+R4）<1.

將式（9）（16）代入式（17），可得：

式（18）對溫度T 求一階導數(shù)，可得：

根據(jù)式（19）可知，VREF的溫度系數(shù)由電阻R1～R5控制，為得到對溫度不敏感的基準輸出電壓，令?VREF/?T=0，則

因此，根據(jù)式（20）（21）的約束關系設置電阻值，即可得到溫度系數(shù)（Temperature Coefficient，TC）近似為零的基準輸出電壓.

2.4 啟動電路

如圖3 所示，啟動電路由MOS 管M18～M21組成，保證基準源正常啟動.其中，M18～M20的源漏極相互連接，構成從VDD 到地的支路.M20的柵極與基準輸出電壓VREF連接；M19的柵漏極短接，并于M21柵極相連.當電路接通電源時，所有支路處于零電流狀態(tài)，M21柵極處于高電位，M21導通，并產生電流以啟動電流鏡，電路進入正常工作狀態(tài)，輸出電壓使得M20導通，M21截止.

3 電路仿真與分析

基于0.18 μm CMOS 工藝完成電路版圖設計與驗證，總體版圖如圖4 所示，總面積為112 μm×91 μm.為減少版圖設計對基準電壓源性能的影響，在版圖設計中，三極管采用共心交叉結構，電阻陣列和MOS 管采用叉指結構，減少工藝變化引起的不匹配.

圖4 所提出的帶隙基準電壓源版圖Fig.4 Layout of the proposed bandgap voltage reference

采用Cadence 公司的Spectre 工具，完成電路前后仿真.Vref1隨溫度變化曲線如圖5 所示.當T=27℃時，Vref1=1.295 84 V.當溫度在-40～110 ℃變化時，Vref1的最大值為1.295 92 V，最小值為1.293 24 V.Vref1的變化量為2.68 mV，根據(jù)公式（22）可求得Vref1的溫度系數(shù)為13.78 ppm/℃.

圖5 一階溫度補償電壓Vref1 的溫度特性曲線Fig.5 Temperature characteristic curve of first-order temperature compensation voltage Vref1

式中：VMAX與VMIN分別為輸出電壓的最大值和最小值；VREF為常溫下（27 ℃）的輸出電壓值；TMAX與TMIN分別為使用溫度范圍的最大值和最小值.

經過亞閾值區(qū)MOS 管漏電流轉換電壓的補償后，基準電壓VREF的溫度特性曲線如圖6 所示.在T=27 ℃時，VREF=1.220 04 V.當溫度在-40～110 ℃變化時，VREF的最大值為1.220 19 V，最小值為1.219 58 V.VREF的變化量為0.61 mV，由式（22）可得溫度系數(shù)為3.3 ppm/℃.與一階溫度補償電壓Vref1相比，二階溫度補償電路有效的補償了Vref1中的高階溫度項，降低了基準輸出電壓的溫度系數(shù)，提高了溫度穩(wěn)定性.

圖6 基準電壓VREF 溫度特性曲線Fig.6 Temperature characteristic curve of reference voltage VREF

電源電壓抑制比隨頻率的變化曲線如圖7 所示.由于分別在一、二階溫度補償電路中構建了閉環(huán)負反饋回路，該基準源在低頻時具有較高的電源電壓抑制比，在頻率為100 Hz 時，PSRR=-96 dB@100 Hz.

圖7 基準電壓源電源電壓抑制比特性曲線Fig.7 Power supply rejection ratio of the proposed bandgap voltage reference

本文設計的基準電壓源與同類帶隙基準源性能對比如表1 所示.可以看出，由于采用了二階溫度補償電路，并構建了閉環(huán)負反饋網絡，該基準電壓源具有小的溫度系數(shù)和高的電源抑制比.雖然采用多個電阻，使得電路易受到工藝的影響.但電路中電阻的阻值呈比例關系，通過電路版圖的匹配設計可以有效解決此問題.

表1 同類帶隙基準電壓源性能比較Tab.1 Performance comparison between proposed bandgap voltage reference and other similar bandgap voltage references

4 結論

本文提出了一種低溫度系數(shù)、高PSRR 的帶隙基準電壓源電路.利用工作于亞閾值區(qū)的MOS 管的漏電流實現(xiàn)二階溫度補償，并通過推導其溫度特性模型，對器件參數(shù)進行優(yōu)化設計.相比于傳統(tǒng)的基準源，通過采用高增益運放和負反饋回路，在不增加功耗的情況下，提高了電路的電源電壓抑制比.仿真結果表明，在1.8 V 的電源電壓下，基準輸出電壓為1.22 V；溫度在-40～110 ℃變化時，溫度系數(shù)為3.3 ppm/℃；低頻電源電壓抑制比為-96 dB@100 Hz；靜態(tài)電流僅為33 μA.因此，該基準電壓源雖然使用了多個電阻，但具有較高的精度和較低的功耗，能夠滿足高精度集成電路系統(tǒng)的需求.