趙元富，王 亮，岳素格，隋成龍，李同德

（1.中國航天電子技術研究院，北京 100094；2.北京微電子技術研究所，北京 100076）

0 引言

抗輻射加固集成電路是航天的核心基礎技術，其發(fā)展追隨著通用集成電路技術發(fā)展的腳步，但又有其獨特性。首先，航天應用需求對集成電路的性能要求不斷提升，同時集成電路在復雜空間環(huán)境下持續(xù)工作，又要求其具有抗輻射能力及高可靠性，即需要高性能的抗輻射加固集成電路。隨著我國深空探測、載人航天等一系列重大宇航工程不斷推進，對抗輻射加固集成電路的性能需求將進一步提高，新工藝、新器件、新方法和新手段將不斷引入，新一代抗輻射加固集成電路研制面臨許多新的挑戰(zhàn)。本文總結(jié)了集成電路發(fā)展趨勢和我國抗輻射加固集成電路發(fā)展現(xiàn)狀，分析了抗輻射加固集成電路的未來發(fā)展需求，并對我國抗輻射加固集成電路需重點關注的發(fā)展方向進行了展望與探討。

1 抗輻射加固集成電路發(fā)展

集成電路自20 世紀50 年代問世以來發(fā)展迅速，尤其是20 世紀80 年代以來，在國民經(jīng)濟、軍事國防和日常生活中都起到了越來越重要的作用。同時，隨著太空探索和利用的不斷深入，抗輻射加固集成電路也取得了長足的進步。

1.1 集成電路發(fā)展趨勢

1965 年，英特爾創(chuàng)始人戈登·摩爾提出了著名的摩爾定律（Moore’s Law），對集成電路集成度成倍增長的現(xiàn)象做出預測，集成電路技術的發(fā)展雖然需不斷克服各種技術瓶頸，但始終遵循該定律。隨著集成電路工藝技術不斷進步，近年來，集成電路技術的發(fā)展趨勢又有了新的分支，大體形成了3 個發(fā)展方向［1］，如圖1 所示。

圖1 集成電路技術發(fā)展的3 個方向（ITRS2.0）Fig.1 Three directions for integrated circuit technology development（ITRS2.0）

1）延續(xù)摩爾定律（More Moore）。由于材料技術、工藝能力的進步，實現(xiàn)特征尺寸持續(xù)等比例縮小，從而不斷提高芯片集成度。伴隨著關鍵技術的不斷突破，集成電路特征尺寸不斷減小，這些特征尺寸變化成為了全球電子產(chǎn)品整體性能不斷進化的核心驅(qū)動力?；谂_積電最新3 nm 工藝研發(fā)的芯片，晶體管密度是7 nm 的3.6 倍，達2.5 億個/mm2。但這一方向的持續(xù)推進，帶來了極大的資本壁壘，根據(jù)市場研究機構(gòu)IBS 的數(shù)據(jù)，5 nm 芯片的設計費用超過5 億美元，新建一條3 nm 產(chǎn)線的成本約150 億～200 億美元，同時，工藝開發(fā)費用約40 億～50 億美元，行業(yè)呈現(xiàn)寡頭壟斷。目前能夠提供7 nm 及以下先進制程工藝的廠商僅有臺積電、英特爾和三星。

2）擴展摩爾定律（More than Moore）。以系統(tǒng)級封裝技術為基礎，將數(shù)字和非數(shù)字、硅和非硅、CMOS 和非CMOS 等不同類型電路或電、光、微機械等異質(zhì)結(jié)構(gòu)器件，通過不同方式進行堆疊，實現(xiàn)更快的開發(fā)速度、更高的計算力、更低廉的成本。世界知名半導體企業(yè)均為系統(tǒng)級封裝技術的主要參與者，臺積電通過采用CoWoS 封裝技術和LIPINCON 互連技術，將大型多核設計劃分成多個小芯片一體封裝，從而提供更高的良率和更好的經(jīng)濟性。英特爾也做到將不同IP、不同工藝的各種芯片封裝在一起，從而省去漫長且成本頗高的重新設計、測試和流片過程。

3）超越CMOS（Beyond CMOS）。新理論、新材料、新結(jié)構(gòu)正處于探索階段，以取代面臨極限的CMOS 器件，如自旋電子、單電子、量子、分子和單原子器件等。目前，以原子分子自組裝技術為基礎的納米電子學正在蓬勃興起，代表有量子點陣列、碳納米管、石墨烯，其中，量子電子器件已在實驗室條件下研制成功。這些技術將成為集成電路技術未來發(fā)展的持續(xù)動力。

1.2 抗輻射加固集成電路發(fā)展特點

抗輻射加固集成電路的開發(fā)主要由航天或國防需求驅(qū)動，其發(fā)展趨勢受集成電路總體發(fā)展趨勢影響，主要呈現(xiàn)以下特點：

1）多樣化需求導致的產(chǎn)品方向多樣化。為滿足載人航天、行星探測、深空探測等多種任務需求，針對航天型號特定功能而開發(fā)的抗輻射加固集成電路也更加多樣化。以星載計算機為例，典型單機中需要實現(xiàn)數(shù)據(jù)運算處理功能的處理器芯片、實現(xiàn)數(shù)據(jù)存儲功能的存儲器芯片、實現(xiàn)數(shù)據(jù)中繼與傳輸功能的接口電路芯片和控制器芯片、實現(xiàn)數(shù)據(jù)轉(zhuǎn)換功能的AD/DA 芯片等多種宇航用集成電路。另外，集成電路領域技術的進步，也推動著航天器部組件的更新?lián)Q代，從而產(chǎn)生新的抗輻射加固集成電路需求。

2）為繞開先進專用生產(chǎn)線建線的巨額投入，抗輻射加固技術路線從工藝加固轉(zhuǎn)向設計加固。以美國為例，2003—2008 年先后建立了0.25 μm、0.13 μm等專用抗輻射加固工藝線。與此同時，由于意識到抗輻射加固集成電路的發(fā)展進入納米工藝時代，斥資建立僅用于小批量生產(chǎn)的專用工藝線性價比太低，為此，美國國防部和國家安全局主導，開始實施可信賴集成電路戰(zhàn)略計劃，采用抗輻射設計加固的方式，直接在經(jīng)過國防安全認證的商用工藝線上制造，將抗輻射加固集成電路的研制能力從0.15 μm 跨代提升到32 nm。圖2 為美國國家航空航天局（NASA）航空航天電子設備發(fā)展路線中基礎技術的發(fā)展路線，按照規(guī)劃，目前使用32 nm SOI 工藝的設計加固技術已經(jīng)成熟，而文件中也明確表示由于商用先進工藝已經(jīng)可以提供較為充分的耐輻射能力和耐高溫能力，因此，設計加固對比開發(fā)和維護專用的抗輻射加固工藝線具有明顯成本優(yōu)勢［2］。

圖2 NASA 航空航天電子設備發(fā)展路線——基礎技術類Fig.2 NASA’s roadmap on avionics devices—fundamental technology

3）面向未來，繞開先進工藝下集成電路設計和制造的巨額投入，以高效、低成本為目標，重點探索依靠可重構(gòu)/可編程芯片實現(xiàn)航天集成電路功能。隨著軍事智能化的不斷發(fā)展，對高性能宇航集成電路的多樣化需求層出不窮，傳統(tǒng)抗輻射加固集成電路開發(fā)流程已逐漸無法滿足目前需求，因此，必須要開發(fā)多功能、可重構(gòu)、適應多種應用場景的宇航集成電路。以現(xiàn)場可編程門陣列（Field Programmable Gate Array，F(xiàn)PGA）為代表的可重構(gòu)芯片，可通過靈活編程實現(xiàn)各種復雜的功能。從發(fā)展角度來講，它可以替代目前宇航型號中諸多功能各異的集成電路，能夠大幅節(jié)省各類宇航系統(tǒng)的研制時間與成本。

1.3 我國宇航抗輻射加固集成電路發(fā)展現(xiàn)狀

綜上所述，抗輻射加固集成電路是建設航天強國的重要基礎之一。在國家的大力支持下，經(jīng)過數(shù)十年的努力，我國抗輻射加固集成電路取得了長足發(fā)展，通過自主創(chuàng)新，攻克了多項重大技術難題，解決了型號瓶頸問題，滿足了體系化、成批量的工程應用需求。

長期以來，我國宇航集成電路專用生產(chǎn)線少，工藝相對落后，難以滿足航天發(fā)展對抗輻射加固集成電路的需求。為此，20 世紀90 年代末，北京微電子技術研究所率先采用“商用線+設計加固”的技術路線研制抗輻射加固集成電路，但必須解決設計加固面臨的諸多挑戰(zhàn)，如單粒子翻轉(zhuǎn)導致集成電路功能紊亂、單粒子閂鎖導致集成電路可靠性降低、一般設計加固方式導致集成電路功耗與面積開銷過大等。為此，在國家的大力支持下，北京微電子技術研究所從集成電路輻射效應機理研究出發(fā)，經(jīng)過潛心鉆研和不懈攻關，攻克了單粒子翻轉(zhuǎn)加固、單粒子閂鎖加固、總劑量加固等關鍵技術，實現(xiàn)了設計加固路線下集成電路產(chǎn)品的高性能、高可靠與低開銷。同時，開發(fā)了抗輻射加固集成電路研制平臺，研制了以抗輻射FPGA、CPU等核心器件為代表的數(shù)百款產(chǎn)品，基本構(gòu)建了我國抗輻射加固集成電路產(chǎn)品譜系，并體系化應用于各類宇航型號。設計加固技術路線使我國能夠充分利用后發(fā)優(yōu)勢，實現(xiàn)宇航集成電路的跨越式發(fā)展。然而，可重構(gòu)芯片由于硬件的復雜性和狀態(tài)的多樣性，抗輻射加固是一個難題，需要探索針對可重構(gòu)芯片的新型抗輻射加固技術途徑。

2 抗輻射加固集成電路發(fā)展需求

目前，航天技術的不斷發(fā)展對抗輻射加固集成電路提出了新的需求。航天器具有兩大發(fā)展趨勢：1）從單一功能應用向多功能融合發(fā)展，常規(guī)的通信衛(wèi)星、導航衛(wèi)星、遙感衛(wèi)星的功能不斷增加，其定位從單一功能航天器向具有靈活載荷能力、支持多系統(tǒng)集成的空間平臺發(fā)展［3-5］；2）向低功耗、小型化、高集成度方向發(fā)展。

在航天器的信息感知、處理和傳輸?shù)葐卧K中，廣泛利用微電子技術，將器件、單機甚至系統(tǒng)芯片化，大幅縮小應用單元的體積，提高了航天器的有效載荷率。隨著宇航芯片工藝從180 nm 到65 nm，再到28 nm，宇航集成電路體積更小、功耗更低，為微小衛(wèi)星的研制提供了有利條件，美國、歐洲都提出并實施了利用微小衛(wèi)星組成低軌星座的各種項目，并且在小衛(wèi)星上逐步集成多種功能芯片，諸如集成激光通信功能等，以支持更多的空間應用［6-7］?？傮w上看，高效能計算能力和高壓大功率是其中最顯著的共性需求。

2.1 高效能計算

集成電路的發(fā)展與現(xiàn)代軍事變革息息相關。21 世紀初，信息化成為軍事變革的核心，戰(zhàn)爭形態(tài)也由機械化戰(zhàn)爭轉(zhuǎn)化為信息化戰(zhàn)爭［8］。隨著人工智能等技術快速發(fā)展，現(xiàn)代戰(zhàn)爭形式也從信息化戰(zhàn)爭逐步轉(zhuǎn)變?yōu)橹悄芑瘧?zhàn)爭。以在軌衛(wèi)星為基本單元的智能化天基互聯(lián)網(wǎng)將成為未來智能化戰(zhàn)爭中的核心，海量的戰(zhàn)場信息通過傳感器獲取，并由天基互聯(lián)網(wǎng)絡實時處理和傳輸，天基網(wǎng)絡與地面系統(tǒng)互聯(lián)互通，形成一個天、空、地立體交聯(lián)的時空動態(tài)網(wǎng)絡［9-10］。天基衛(wèi)星網(wǎng)絡對航天器提出了大帶寬通信、海量數(shù)據(jù)處理、支持人工智能等功能要求，而這些功能都依賴于先進集成電路，尤其是先進的抗輻射加固集成電路實現(xiàn)。

除了軍事應用之外，在氣象、遙感、導航、通信等民用航天領域，也產(chǎn)生了對抗輻射加固集成電路的不同需求。美國太空探索技術公司（SpaceX）發(fā)起了旨在向全球提供免費高速互聯(lián)網(wǎng)服務的“星鏈”（Starlink）計劃，計劃部署數(shù)萬顆衛(wèi)星，所有衛(wèi)星具有大帶寬、低時延、廣連接的通信功能。同時，隨著小行星探測、深空探測等項目的不斷發(fā)展，亟需發(fā)展具備自主觀測、自主決策、自主導航能力的航天器，需要對行星表面氣象、地理等數(shù)據(jù)實時觀測，并對數(shù)據(jù)進行實時處理，在短時間內(nèi)調(diào)整航天器姿態(tài)和降落策略。如圖3 所示，NASA設想的航天器在極端地形情況下精準登月著陸過程［11］。在整個著陸過程中，綜合應用了圖像傳感器、雷達、激光雷達等設備，實時檢測、決策并調(diào)整航天器姿態(tài)，自動完成整個著陸過程。為此，新一代航天器對宇航集成電路的需求主要體現(xiàn)在信息處理能力的提升、通信能力的提升和智能化等需求。

圖3 航天器自主著陸過程［11］Fig.3 Autonomous landing of a spacecraft［11］

按照摩爾定律，隨著集成電路工藝的不斷提升，處理器的集成密度不斷提升，主頻不斷提高，相對功耗不斷降低，而這也推動著處理器計算效能的提升。對于航天器上使用的抗輻射加固處理器，通常比商用處理器性能落后一至兩代，且差距越來越大，如圖4 所示。如今，美國最先進的計算單機模塊是美國BAE 系統(tǒng)公司開發(fā)的RAD5545 模塊，其核心采用了先進的45 nm 抗輻射加固SOI 工藝，但是總體性能遠遠落后于商用處理器［12-13］。

圖4 美國航天計算平臺與商用處理器性能對比與發(fā)展趨勢Fig.4 Comparison between the roadmaps of commercial and radiation-hardened processors

針對目前航天器計算性能瓶頸，NASA 在2013年啟動了“高性能航天飛行計算”項目（HPSC），目的是開發(fā)顛覆性的航天用處理器，并顯著改進航天器計算能力。該項目計劃由波音公司提供抗輻射加固多核、可重構(gòu)計算處理器Chiplet 模塊，每個小芯片都包含8 個通用ARM 內(nèi)核，以及與存儲器和外圍設備的接口，并將靈活地定制處理器性能、功耗和容錯能力，最終取得相對目前先進平臺性能近百倍的提升，以滿足未來廣泛變化的航天任務需求。以火星探測任務為例，預計項目完成后，該項目成果將帶來更大帶寬數(shù)據(jù)傳輸能力以及數(shù)據(jù)處理能力，并保障包括航天器的自主進入、下降與著陸、自主交會與對接等在內(nèi)的多項航天任務順利實施［14］。該項目中，明確地對其開發(fā)的下一代宇航用高性能計算平臺的抗輻射指標和可靠性指標進行了規(guī)定［11］，可見抗輻射加固仍是未來宇航用集成電路的重點技術之一。

在專用衛(wèi)星領域，高效能的計算能力可為高分辨遙感觀測衛(wèi)星、高通量通信衛(wèi)星、高精度導航衛(wèi)星等高性能衛(wèi)星的發(fā)展提供保障。對于高分辨率遙感衛(wèi)星，空間中獲取和處理的數(shù)據(jù)量激增，現(xiàn)有宇航集成電路難以滿足大數(shù)據(jù)實時處理的需求。歐美等航天強國一直重視在軌信息處理技術的研究、開發(fā)與應用，積極開展航天大數(shù)據(jù)實時處理和高精度處理的應用研究。近年來，隨著衛(wèi)星技術的不斷發(fā)展，歐美又進一步布局超高性能計算技術在空間環(huán)境中的應用。

在軍事應用上，天基計算能力成為了未來獲得戰(zhàn)場優(yōu)勢的關鍵。美軍在2018 年發(fā)布了低軌小衛(wèi)星星座BLACKJACK 項目，目的是使用具有較小尺寸、較輕重量、較低功耗和成本、具有機動功能的小型通信和監(jiān)視衛(wèi)星，建立用于太空態(tài)勢感知、通信和預警一體化的低軌星座［15］。

該項目還計劃使用集成人工智能和機器學習技術的高性能信息處理系統(tǒng)，在小衛(wèi)星內(nèi)部建立強有力的互聯(lián)，并將使星座具有在軌處理海量數(shù)據(jù)的能力。該項目的關鍵點和星鏈項目高度重合，即利用衛(wèi)星鏈路構(gòu)建新型太空網(wǎng)絡，謀求未來在太空戰(zhàn)場中的絕對優(yōu)勢。每個衛(wèi)星既是信息處理中心，又是高速傳輸中繼，要實現(xiàn)這些目標，離不開高效能計算芯片的支撐。

2.2 高壓大功率

目前，航天器能源系統(tǒng)呈現(xiàn)能源系統(tǒng)集成化、能量供給多源化、能量收集自主化、能量信息一體化等趨勢，為提高能源利用率，支持空間新技術應用，發(fā)展高壓大功率宇航集成電路以提高傳輸效率、降低傳輸損耗成為了未來航天器的必然需求。

在電推進等新型航天技術發(fā)展應用過程中，高壓大功率器件是重要的技術支撐之一。電推進技術又稱電力離子推進技術，主要技術思想是使用電能驅(qū)動工質(zhì)噴射而產(chǎn)生動力，具有整體質(zhì)量小、省燃料、比沖高等優(yōu)點。電推進的應用一方面是電火箭應用方向，目前，美國火箭實驗室（Rocket Lab）開發(fā)了瞄準于小衛(wèi)星發(fā)射的“電子”火箭，成功執(zhí)行了多次發(fā)射任務；另一方面，電推進目前也逐漸成為小衛(wèi)星的主要動力系統(tǒng)。以星鏈為例子，每顆“星鏈”衛(wèi)星質(zhì)量約為227 kg，裝有多個高通量天線、一個太陽能電池組和高精度導航系統(tǒng)，使用以氪為工質(zhì)的霍爾推進器提供動力。星座組網(wǎng)后，每個節(jié)點（衛(wèi)星）都具有動能變軌能力。在美國的相關演習中，“星鏈”成功實施了對洲際導彈的動態(tài)攔截，這一切得益于先進電推進技術提供的機動能力?；魻栯娡七M是目前主流的電推進技術之一，目前更高的比沖是霍爾電推進的重要發(fā)展方向之一，為了滿足未來更大型的深空探測任務的需求，電推進的比沖必須增大，實現(xiàn)高比沖最直接的途徑是高電壓［16］，而太空中的高電壓應用則必須考慮功率器件的加固問題，以保證電推進器更高效、更可靠、更長壽命。

宇航用高壓功率集成電路技術進步使宇航電子設備呈現(xiàn)出高性能、輕型化和小型化的發(fā)展趨勢，而航天領域前沿技術的需求會加快這一趨勢。目前，以寬禁帶、耐高壓為特征的GaN、SiC 等新一代半導體器件在民用領域快速發(fā)展，并逐漸在航天領域中開展應用［17］。在空間新應用領域，空間激光通信、空間太赫茲高速通信等技術的實現(xiàn)依賴于高壓驅(qū)動。而在未來的航天前沿技術中，空間太陽能電站、基于超導磁體的太空輻射屏蔽裝置都將使宇航用高壓、大功率器件的需求大幅度提升。

3 我國抗輻射加固集成電路需重點關注的發(fā)展方向

長期以來，美國在宇航集成電路研發(fā)與應用領域一直處在領先地位。隨著近年來我國宇航集成電路的發(fā)展步伐不斷加快，美國又開始進行新一輪的規(guī)劃和布局，依托“電子復興”等系列計劃，結(jié)合民營航天科技力量，從高性能宇航集成電路開發(fā)、商用高性能芯片評估等領域入手，謀求和擴大宇航抗輻射加固集成電路技術的領先優(yōu)勢。近年來，美國民營航天企業(yè)業(yè)務不斷擴展，宇航用抗輻射加固集成電路也朝著成本更低、性能更高、技術迭代更快的方向發(fā)展。

目前來看，我國與美國在宇航集成電路全領域內(nèi)尚存差距。跟隨先進航天器技術發(fā)展趨勢，為適應載人航天、探月工程、深空探測等多種航天任務的需求，我國宇航抗輻射加固集成電路應重點突破軟加固的天算芯片、高壓功率器件加固、單粒子效應仿真等三個發(fā)展方向。

3.1 軟加固的天算芯片

為滿足新一代航天智能化信息處理需求，必須采用基于先進工藝的高性能集成電路，但開發(fā)專用芯片成本極高，且開發(fā)周期極長。因此，我們預計未來宇航用核心芯片將是集智能、可重構(gòu)和超算于一體的芯片，我們稱其為“天算芯片”。天算芯片是一種通用的可重構(gòu)芯片，其功能可以通過基于編程代碼的二次設計來實現(xiàn)，以滿足宇航集成電路的高性能、低成本和快速設計的需求。

然而，天算芯片功能強大、結(jié)構(gòu)復雜、規(guī)模極大，若采用傳統(tǒng)的工藝加固、設計加固等硬件加固方法研制，必然導致芯片性能嚴重下降，功耗嚴重增大，且設計難度、開發(fā)周期和成本都將難以承受。為此，針對天算芯片需要探索新的加固技術途徑。采用芯片級軟加固研制天算芯片是一種可行的辦法。所謂芯片級軟加固，有2 個層次的內(nèi)涵：

1）軟IP 加固：設計基于電路結(jié)構(gòu)加固的IP，利用可重構(gòu)芯片，應用于芯片功能的實現(xiàn)過程中，同時，通過將冗余、糾檢、容錯等手段融入到代碼設計和綜合實現(xiàn)中，使芯片的抗輻射加固能力得到提升。例如，在對FPGA 編程時，對關鍵邏輯模塊進行3 模冗余設計，對關鍵存儲模塊進行糾檢錯設計，可有效提升最終電路的抗單粒子效應能力。

2）軟件加固：基于已完成編程/重構(gòu)的芯片硬件，通過增加軟件手段，實現(xiàn)對芯片單粒子故障的識別、診斷、容錯或自恢復，提高芯片應用的可靠性。

3.2 高壓功率器件加固

離子、霍爾等電推進技術的空間應用，新型的空間激光通信設備、空間攻防武器的研制，空間太陽能電站、超導磁體屏蔽太空輻射等新設想要想付諸實踐，其關鍵之一就是改良高壓大功率電源技術。

然而，高壓功率電源系統(tǒng)采用高壓功率器件，這類器件的高壓主要依靠高耐壓的耗盡區(qū)承受。當粒子穿過耗盡區(qū)時，電子空穴對形成瞬間的導通通道，使高電壓直接作用于柵氧等薄弱區(qū)域，導致器件燒毀等嚴重損傷。高壓功率電源系統(tǒng)的抗輻射加固尤其是單粒子加固是一個世界性難題，但必須得到解決。

為此，首先需要研制抗輻射加固高壓功率器件。面對百到千伏級電壓需求，需采用GaN、SiC 等新型材料功率器件，而這些新型功率器件的抗輻射加固成為必須攻克的技術瓶頸；其次需要研究集成了高壓功率器件的電源模塊的抗輻射加固方法，通過多層級、全方位的加固，確保電源系統(tǒng)在軌可靠運行。

3.3 單粒子效應仿真

高效能計算依賴于高性能芯片，隨著宇航集成電路集成度和復雜度越來越高，其加固設計難度和單粒子加固性能的全面準確評估變得非常困難，且成本極高。

一方面，目前尚缺少針對超大規(guī)模集成電路單粒子效應仿真的軟件，導致單粒子性能無法在設計階段預估，僅能通過試驗驗證，設計風險大，為減小風險必須采用保守的加固方案，難以實現(xiàn)高效能；另一方面，對高度復雜集成電路的試驗評估變得異常困難。NASA 研究表明：對于1 GB SDRAM 器件，全模式單粒子試驗評估需要66 096 h，約7.5 年，這種遍歷式的評估不可能實現(xiàn)，且難以確定最劣情況。因此，非常有必要開展集成電路單粒子效應仿真研究，依靠計算機仿真軟件完成芯片抗輻射性能的評估。

一方面，需要解決芯片單粒子效應的仿真方法和建模問題，打通從器件級仿真到芯片級仿真的關鍵技術；另一方面，需要開發(fā)支持超大規(guī)模集成電路單粒子效應仿真的軟件，為實現(xiàn)芯片抗單粒子能力的預估和高效評估提供關鍵技術手段。

4 結(jié)束語

抗輻射加固集成電路作為宇航核心技術，是航天技術發(fā)展的關鍵基礎之一。隨著智能化天基衛(wèi)星網(wǎng)絡、深空探測等航天工程的開展，高效能計算和高壓大功率成為未來對抗輻射加固集成電路的重要需求。結(jié)合集成電路技術發(fā)展趨勢和未來宇航型號需求，充分探索和利用集成電路前沿技術，謀劃確定重點發(fā)展方向，在軟加固的天算芯片、高壓功率器件加固和單粒子效應仿真等技術方向超前布局，在滿足航天發(fā)展需求的同時，實現(xiàn)抗輻射加固集成電路的創(chuàng)新發(fā)展和技術引領。