張 甜，張 帆

（陜西郵電職業(yè)技術(shù)學(xué)院，陜西 咸陽(yáng) 712000）

數(shù)字系統(tǒng)的整機(jī)設(shè)計(jì)正逐漸呈高速、小體積、大容量和輕重量的技術(shù)標(biāo)準(zhǔn)化發(fā)展，而以往自上至下的現(xiàn)存集成芯片所組成的大規(guī)模組合電路設(shè)計(jì)模式，已無(wú)法滿足當(dāng)前技術(shù)應(yīng)用標(biāo)準(zhǔn)[1]。在PAL、GAL、CPLD等可編程器件基礎(chǔ)上提出的ASIC（專用集成電路）和FPGA（可編程門陣列），被廣泛應(yīng)用于專用集成電路(ASIC)領(lǐng)域。面向特定用戶的服務(wù)和批量種類需求較多時(shí)，能在較短時(shí)間內(nèi)完成生產(chǎn)設(shè)計(jì)[2]。在ASIC及FPGA設(shè)計(jì)中，能夠以電路系統(tǒng)行為及具體功能為依據(jù)，通過(guò)自上至下的設(shè)計(jì)描述，綜合優(yōu)化與驗(yàn)證模擬生成元器件[3]。VHDL作為一種高級(jí)工業(yè)標(biāo)準(zhǔn)綜合描述類語(yǔ)言，可以將VHDL語(yǔ)言應(yīng)用于電子系統(tǒng)設(shè)計(jì)中，實(shí)現(xiàn)電子系統(tǒng)處理器及外界信號(hào)接收設(shè)備之間的信號(hào)獨(dú)立發(fā)送及接收，從而實(shí)現(xiàn)不同方向的數(shù)據(jù)傳送操作[4]。安全監(jiān)測(cè)平臺(tái)設(shè)計(jì)要保證高效率，且在節(jié)約能源的基礎(chǔ)上保護(hù)網(wǎng)絡(luò)通信，這樣能夠充分降低不必要的技術(shù)損失。

1 TOP-DOWN技術(shù)

TOP-DOWN技術(shù)在系統(tǒng)設(shè)計(jì)過(guò)程中，能夠基于概念、規(guī)則類驅(qū)動(dòng)，在系統(tǒng)高層次設(shè)計(jì)的基礎(chǔ)上，完成設(shè)計(jì)驗(yàn)證，包括電路及印刷版設(shè)計(jì)和底層ASIC版圖等內(nèi)容，這些都需要采用CAD技術(shù)手段實(shí)現(xiàn)系統(tǒng)電路的工藝、設(shè)計(jì)、測(cè)試一體化[5]。隨著EDA技術(shù)及VHDL語(yǔ)言的飛速發(fā)展，各類新型技術(shù)也在發(fā)展中不斷創(chuàng)新，基于TOP-DOWN的虛擬類原型技術(shù)設(shè)計(jì)，提供了有效的軟硬件系統(tǒng)協(xié)同開(kāi)發(fā)技術(shù)手段[6]，常用功能模型設(shè)計(jì)有VME總線、DSPC40全功能、中斷控制模型等。元件存放于EDA庫(kù)內(nèi)，在對(duì)系統(tǒng)設(shè)計(jì)過(guò)程中還需要運(yùn)用差異化方案實(shí)現(xiàn)差異化EDA配置，用于篩選并優(yōu)化方案。

2 VHDL語(yǔ)言技術(shù)

VHDL作為能夠?qū)崿F(xiàn)VHSIC加速研發(fā)的一種語(yǔ)言標(biāo)準(zhǔn)，主要包括VHDL及EDIF兩大標(biāo)準(zhǔn)[7]。VHDL作為描述性硬件語(yǔ)言，通常運(yùn)用于大規(guī)模數(shù)字類硬件電路系統(tǒng)設(shè)計(jì)中，如今也逐漸發(fā)展成為電子系統(tǒng)設(shè)計(jì)中普遍應(yīng)用的工具型數(shù)字語(yǔ)言。VHDL語(yǔ)言擁有較豐富的語(yǔ)言描述功能，設(shè)計(jì)電路時(shí)能夠獲得非常抽象的描述，如PCB板級(jí)、芯片級(jí)、門級(jí)等，可以支持不同層次語(yǔ)言設(shè)計(jì)，所以TOP-DOWN全過(guò)程設(shè)計(jì)均需要運(yùn)用同類型語(yǔ)言完成綜合模擬論證。

VHDL語(yǔ)言包括五部分，分別是實(shí)體號(hào)說(shuō)明、構(gòu)造體、集合包、配置、庫(kù)，前面四類均為可編譯的源設(shè)計(jì)單元，庫(kù)單元設(shè)計(jì)包括功能單元設(shè)計(jì)、用戶設(shè)計(jì)和ASIC廠家元件設(shè)計(jì)[8]。

VHDL語(yǔ)言設(shè)計(jì)特點(diǎn)如下：1）語(yǔ)言功能強(qiáng)大，設(shè)計(jì)方式多樣；2）具有強(qiáng)大的硬件描述能力；3）具有很強(qiáng)的移植能力；4）設(shè)計(jì)描述與器件無(wú)關(guān)；5）易于共享和復(fù)用。

3 電子系統(tǒng)設(shè)計(jì)

電子程序信息化對(duì)于國(guó)家及社會(huì)經(jīng)濟(jì)發(fā)展及人民生活水平至關(guān)重要[9]。經(jīng)VHDL語(yǔ)言理論研究，在電子系統(tǒng)中應(yīng)用VHDL語(yǔ)言理論原理，能夠設(shè)計(jì)電子信息化系統(tǒng)[10]。運(yùn)用VHDL語(yǔ)言設(shè)計(jì)電子系統(tǒng)流程如圖1所示。

圖1 電子系統(tǒng)VHDL語(yǔ)言計(jì)數(shù)流程圖

3.1 電子系統(tǒng)可編程邏輯芯片

對(duì)于日常生活中所運(yùn)用的電子產(chǎn)品，確保芯片的正常運(yùn)行至關(guān)重要，關(guān)鍵在于保證軟件芯片能夠即時(shí)解讀數(shù)據(jù)且實(shí)時(shí)存儲(chǔ)。相關(guān)芯片具有中斷功能，其中斷接口功能圖2所示。

圖2 中斷接口功能圖

3.2 電子系統(tǒng)配置時(shí)序設(shè)計(jì)

對(duì)于電子系統(tǒng)建設(shè)，計(jì)算機(jī)VHDL語(yǔ)言技術(shù)的易用性十分關(guān)鍵，其電子系統(tǒng)配置技術(shù)水平?jīng)Q定了能否幫助用戶高效率處理程序編輯。經(jīng)過(guò)對(duì)操作人員的可編程芯片數(shù)據(jù)庫(kù)進(jìn)行實(shí)時(shí)更新，還可以自定義模塊，多數(shù)電子系統(tǒng)的開(kāi)關(guān)配置，均能很大程度滿足相關(guān)工作人員的電子程序處理需求。在日常應(yīng)用中，其簡(jiǎn)單易操作性可以更好地滿足電子信息技術(shù)的需求[11]。如今的普通文件傳輸存儲(chǔ)多數(shù)情況都選擇絕對(duì)加密，對(duì)電子信息安全性形成有力保證，從而快速推進(jìn)電子信息系統(tǒng)的發(fā)展進(jìn)程。

在電子系統(tǒng)信號(hào)來(lái)往過(guò)程中，擬定W表示模擬通信序列，r表示接收信號(hào)，靜態(tài)傳播信號(hào)的具體傳播可以通過(guò)以下計(jì)算公式表示：

式中，α表示步長(zhǎng)；x(n)表示電子系統(tǒng)的信號(hào)；r*(n)表示r(n)誤差信號(hào)的共軛。結(jié)合以上能夠發(fā)現(xiàn)，r電子信號(hào)越長(zhǎng)，產(chǎn)生的信道干擾越大，因此想要提高電子系統(tǒng)的運(yùn)作效率，就應(yīng)當(dāng)降低對(duì)信號(hào)的干擾，并獲得最優(yōu)化的電子系統(tǒng)性能。

4 中斷控制器功能模塊實(shí)現(xiàn)

數(shù)字系統(tǒng)設(shè)計(jì)始終基于CPU為核心技術(shù)，與其他子系統(tǒng)相結(jié)合，涵蓋了部分組合類邏輯，能夠有效控制不同的接口[12-13]。通常一個(gè)大系統(tǒng)又能夠劃分為多個(gè)功能子系統(tǒng)，可以逐層分解這些子系統(tǒng)直至元件層。其控制器可以劃分為DMA控制器、總線、處理器與終端控制器、接口等組件，還能夠進(jìn)一步拆分為功能系統(tǒng)模塊，且這些功能模塊還可以進(jìn)一步細(xì)化，直至最終成功細(xì)化至元件層，并且在這個(gè)細(xì)化過(guò)程中還可以選用VHDL語(yǔ)言，對(duì)不同階段“實(shí)體號(hào)”與相應(yīng)的結(jié)構(gòu)定義進(jìn)行說(shuō)明，這樣就完成了功能模塊的全部設(shè)計(jì)。

以TOP-DOWN設(shè)計(jì)為例，設(shè)計(jì)中斷控制器主要具備以下功能：

1）可以記錄中斷線，并有效消除線上存在的不穩(wěn)定錯(cuò)誤事件；

2）可以排定中斷優(yōu)先級(jí)；

3）能夠屏蔽具體的中斷能力，輸出不同的中斷編碼；

4）設(shè)置相應(yīng)的處理器接口、屏蔽位置接口等；

5）具備RESET信號(hào)接線，能夠應(yīng)用于控制器初始狀態(tài)的有效控制。

根據(jù)功能結(jié)構(gòu)圖可以編寫VHDL的實(shí)體號(hào)，代碼示例如下：

中斷寄存器能夠記錄中斷線的全部中斷信號(hào)，并且可以經(jīng)總線寫入或成功讀出全部中段寄存器存在的內(nèi)容。中段寄存器結(jié)構(gòu)圖如圖3所示。

圖3 中段寄存器結(jié)構(gòu)圖

Bufoe模塊作為VHDL庫(kù)內(nèi)存在的元件之一，在設(shè)計(jì)過(guò)程中可以將相應(yīng)接口映射至中段寄存器的結(jié)構(gòu)內(nèi)部接口中。Bufoe元件框圖如圖4所示。

圖4 Bufoe元件框圖

5 實(shí)驗(yàn)論證分析

通過(guò)對(duì)傳統(tǒng)電子系統(tǒng)工作流程展開(kāi)研究，與本次設(shè)計(jì)應(yīng)用的VHDL語(yǔ)言電子系統(tǒng)工作方法相結(jié)合，在實(shí)驗(yàn)中分析電子系統(tǒng)的實(shí)際運(yùn)行工作效率，對(duì)比所測(cè)量的頻率值，完成實(shí)驗(yàn)取樣[14]。

通過(guò)分析能夠發(fā)現(xiàn)，運(yùn)用VHDL語(yǔ)言設(shè)計(jì)電子系統(tǒng)，可以在接收信號(hào)頻率時(shí)有效降低誤差[15]。由于電子系統(tǒng)無(wú)論在接收還是傳播中，都存在不穩(wěn)定因素，因此用傳統(tǒng)的電子系統(tǒng)及VHDL語(yǔ)言設(shè)計(jì)的電子系統(tǒng)進(jìn)行對(duì)比，對(duì)比實(shí)驗(yàn)數(shù)據(jù)如圖5所示。

圖5 對(duì)比實(shí)驗(yàn)數(shù)據(jù)

通過(guò)圖5可知，應(yīng)用VHDL技術(shù)的電子系統(tǒng)模型，能夠獲得更高的電子信號(hào)準(zhǔn)確率和信號(hào)接收強(qiáng)度，證明了VHDL能夠運(yùn)用于電子系統(tǒng)設(shè)計(jì)中，有效增強(qiáng)電子系統(tǒng)的功能性，可以在一定程度上提升電子系統(tǒng)信息化水平。

6 結(jié)束語(yǔ)

文中研究表明，通過(guò)運(yùn)用VHDL語(yǔ)言能夠?qū)崿F(xiàn)系統(tǒng)硬件描述，其具有強(qiáng)大的語(yǔ)言結(jié)構(gòu)，可以描述十分復(fù)雜的硬件電路[16]。在電子程序信息化系統(tǒng)建設(shè)過(guò)程中，驗(yàn)證了基于VHDL語(yǔ)言電子系統(tǒng)設(shè)計(jì)技術(shù)的可行性，不但易實(shí)現(xiàn)且安全性高。在監(jiān)測(cè)信號(hào)頻率數(shù)據(jù)對(duì)比中發(fā)現(xiàn)，VHDL應(yīng)用于電子系統(tǒng)設(shè)計(jì)中，能夠真正增強(qiáng)電子系統(tǒng)的功能性，實(shí)現(xiàn)電子系統(tǒng)性能的最優(yōu)化。