張宇，李先允，王書征，唐昕杰，袁宇，盧乙

（南京工程學(xué)院 電力工程學(xué)院，江蘇 南京 211167）

現(xiàn)如今，新能源發(fā)電、電動(dòng)汽車以及開關(guān)電源等領(lǐng)域的發(fā)展趨向于高效率、高轉(zhuǎn)化率以及高可靠性。這使得以碳化硅（silicon carbide，SiC）器件為首的寬禁帶半導(dǎo)體器件以其高開關(guān)頻率、低開關(guān)損耗、低散熱需求等優(yōu)點(diǎn)得到越來越多的關(guān)注[1-3]。SiC材料的熱導(dǎo)系數(shù)是Si材料的2.5倍，飽和電子漂移率是Si的2倍，所以SiC器件能在更高的頻率、更高的開斷速度下工作。現(xiàn)如今對(duì)SiC器件的研究主要集中在SiC MOSFET，與傳統(tǒng)Si MOSFET相比，SiC MOSFET具有更快的開斷速度，更高的功率密度，更高的正向耐壓，更低的散熱需求[4-6]，并且柵源兩端具有良好的反向耐壓能力（第一代SiC MOSFET可承受-5V，第二代SiC MOSFET可承受-10V）[2]，由于其卓越的性能，SiC MOSFET在中、高壓領(lǐng)域出現(xiàn)了代替Si IGBT的趨勢(shì)[7-8]。但是隨著電壓水平和開關(guān)速度的提升，電路中寄生參數(shù)所帶來的擾動(dòng)現(xiàn)象將更加嚴(yán)重，這將威脅系統(tǒng)的安全運(yùn)行[9-10]。雖然依靠新的PCB制作工藝以及封裝技術(shù)可以有效地減少寄生參數(shù)的大小，但是SiC MOSFET也依然面臨著串聯(lián)擾動(dòng)以及電磁干擾和電磁應(yīng)力的風(fēng)險(xiǎn)[11]，這些負(fù)面效應(yīng)會(huì)在一定程度上加速器件老化，嚴(yán)重時(shí)甚至造成器件損壞。串聯(lián)擾動(dòng)現(xiàn)象主要存在于換流器上、下橋臂結(jié)構(gòu)中，當(dāng)上橋臂開通時(shí)，過高的du/dt作用在下橋臂器件寄生電容上會(huì)產(chǎn)生正壓尖峰，正壓尖峰超過閾值電壓時(shí)會(huì)造成器件的誤導(dǎo)通，這將影響系統(tǒng)整體的安全性[12-14]。當(dāng)上橋臂關(guān)斷時(shí)，積累在寄生電容中的能量得到釋放會(huì)產(chǎn)生負(fù)壓尖峰，負(fù)壓尖峰小于器件柵極耐受值時(shí)，會(huì)造成器件的損壞。

綜上所述，基于柵源回路參數(shù)的調(diào)控，對(duì)器件串聯(lián)擾動(dòng)現(xiàn)象進(jìn)行分析研究[15]，得到串聯(lián)擾動(dòng)的影響因素，這對(duì)SiC MOSFET的工程應(yīng)用具有極大的意義。本文首先基于串聯(lián)回路中的單個(gè)橋臂進(jìn)行驅(qū)動(dòng)回路簡(jiǎn)化分析，建立數(shù)學(xué)模型，得到影響串聯(lián)擾動(dòng)的各個(gè)因素，然后搭建平臺(tái)進(jìn)行實(shí)驗(yàn)驗(yàn)證，最后對(duì)實(shí)驗(yàn)波形進(jìn)行進(jìn)一步分析。

1 簡(jiǎn)化建模分析

圖1為典型同步Buck電路。圖1中，上、下橋臂功率開關(guān)器件QH，QL均為SiC MOSFET；Cgs，Cgd，Cds為SiC MOSFET封裝寄生電容；Cdc為濾波電容；Ld，Lg，Ls，Lloop為雜散電感；ZL為負(fù)載；Rg為柵極電阻，由驅(qū)動(dòng)電阻和柵源回路寄生電阻組成；Cg為外加?xùn)艠O電容，用于柵源電容Cgs的調(diào)控，理論分析時(shí)不參與討論；Vq為驅(qū)動(dòng)電壓；Vdc為母線電壓。本文通過研究上橋臂SiC器件快速開斷時(shí)，下橋臂器件柵源兩端產(chǎn)生的電壓尖峰來研究串聯(lián)擾動(dòng)現(xiàn)象，文中將串聯(lián)擾動(dòng)分為兩個(gè)階段分析，其中，第一階段產(chǎn)生正壓尖峰，第二階段產(chǎn)生負(fù)壓尖峰。圖2為串聯(lián)擾動(dòng)等效電路，圖3為對(duì)應(yīng)的簡(jiǎn)化等效電路。

圖1 同步Buck電路Fig.1 Synchronous Buck circuit

圖2 串聯(lián)擾動(dòng)等效電路Fig.2 Series disturbance equivalent circuit

圖3 簡(jiǎn)化等效電路Fig.3 Simplified equivalent circuit

1.1 柵源回路參數(shù)對(duì)正壓尖峰的影響

當(dāng)QH快速導(dǎo)通時(shí)，QL漏源兩端電壓vds瞬間由0升高至母線電壓Vdc，過高的du/dt作用在Cgd上將產(chǎn)生漏電流Igd，并對(duì)Cgs進(jìn)行充電，使Cgs上形成一個(gè)正的電壓尖峰，正壓尖峰等效電路具體如圖2a所示。其中，Igd，Igs，Ids分別為電容Cgd，Cgs和Cds上的電流；Ig，Id，Is分別為器件柵、漏、源極流過的電流；vCL等效為上橋臂開通瞬間作用在下橋臂器件漏源兩端的電壓（不考慮器件導(dǎo)通電阻的變化），由上橋臂開斷速度和母線電壓Vdc共同決定，可近似等效為

其中

a=Vdc/ton

式中：ton為下橋臂漏源電壓上升時(shí)間。

根據(jù)基爾霍夫定律對(duì)圖3a進(jìn)行節(jié)點(diǎn)電壓方程的列寫：

點(diǎn)G，S分別為器件柵、源極，解得：

進(jìn)行Laplace逆變換，并假設(shè)：

解得：

以SiC MOSFET器件C2M0080120D為例，輸入電容Ciss=950 pF且隨vds變化較小，柵漏電容電容Cgd隨著vds的增大迅速降低，取Cgd=15 pF。當(dāng)器件工作電壓Vdc=500 V時(shí)，假設(shè)柵源電壓上升時(shí)間為49 ns，串?dāng)_等效電源的系數(shù)a=1.53×107V/s，驅(qū)動(dòng)電壓為+20/-5 V，改變柵源回路參數(shù)得到正壓尖峰幅值如表1所示。

表1 不同柵源回路參數(shù)下的正壓尖峰幅值Tab.1 Spike amplitude of positive pressure under different grid-source loop parameters

由表1分析可得，當(dāng)上橋臂開斷速度和母線電壓不變，即a為定值時(shí)，正壓尖峰幅值隨著驅(qū)動(dòng)電阻Rg、雜散電感Lg的增大而增大，隨著寄生電容Cgs增大而減小，其中Cgs可以通過柵極電容Cg進(jìn)行調(diào)控。

1.2 柵源回路參數(shù)對(duì)負(fù)壓尖峰的影響

當(dāng)QH快速關(guān)斷時(shí)，QL漏源兩端電壓vds由母線電壓Vdc迅速降為0，積累在電容Cgd上的能量開始釋放并形成漏電流Igd，當(dāng)漏電流流經(jīng)Cgs時(shí)將在柵源電容上形成一個(gè)負(fù)的電壓尖峰，具體如圖2b所示。圖2b為負(fù)壓尖峰等效電路，其中ZL為負(fù)載，IL為流過負(fù)載的電流。由于Cds放電過程中電流Ids不經(jīng)過電容Cgs，討論vgs的時(shí)候可以忽略。雜散電感Ls僅為引腳雜散電感，其值過小，近似計(jì)算時(shí)可以省略。Cgd放電時(shí)二極管VD反向截止，僅在放電結(jié)束時(shí)為L(zhǎng)d提供續(xù)流通道，當(dāng)忽略負(fù)載ZL以及線路雜散電感的影響，僅針對(duì)柵源回路對(duì)正壓尖峰等效電路進(jìn)行簡(jiǎn)化以及Laplace變換，具體如圖3b所示。其中，系數(shù)b=Vdc/toff，下橋臂漏源電壓下降時(shí)間toff由上橋臂關(guān)斷速度決定，現(xiàn)假設(shè)系數(shù)b為定值。根據(jù)基爾霍夫定律對(duì)圖3b進(jìn)行節(jié)點(diǎn)電壓方程的列寫：

對(duì)式（6）進(jìn)行求解，得：

聯(lián)立式（4）對(duì)式（7）進(jìn)行Laplace逆變換，得：

當(dāng)器件工作電壓Vdc=500 V時(shí)，假設(shè)器件關(guān)斷速度為40 ns，理想狀態(tài)下柵漏電容放電系數(shù)b=1.87×107V/s，改變柵源回路參數(shù)得到負(fù)壓尖峰幅值如表2所示。

表2 不同柵源回路參數(shù)下的負(fù)壓尖峰幅值Tab.2 Spike amplitude of negative pressure under different grid-source loop parameters

由表2可知，當(dāng)系數(shù)b為定值時(shí)，vgs負(fù)壓尖峰幅值隨柵極電阻Rg、柵極電感Lg的增大而增大，柵極電容Cg增大，即柵源電容Cgs增大時(shí)，負(fù)壓尖峰幅值變化減小。

1.3 負(fù)載電阻對(duì)負(fù)壓尖峰的影響

當(dāng)不考慮負(fù)載電阻時(shí)，vds的下降時(shí)間toff主要由上橋臂器件的關(guān)斷速度決定，具體如1.2節(jié)所述。但由圖2b可知，在同步Buck電路中，負(fù)壓尖峰階段Cgd釋放能量時(shí)將會(huì)經(jīng)過負(fù)載電阻ZL，假設(shè)電容Cgd放電初始為恒壓源，有：

式中：Zg為柵源回路阻抗。

當(dāng)ZL增大時(shí)，Igd隨之下降，由Qgd=CgdVdc=Igdtoff可知，當(dāng)電容兩端電壓和儲(chǔ)存電荷不變時(shí)，Cgd的放電時(shí)間toff將會(huì)隨之增大（toff≥tf，tf為上橋臂器件關(guān)斷時(shí)間），電容Cgd放電轉(zhuǎn)為自由放電，電壓下降速度不再由tf決定，此時(shí)負(fù)壓尖峰簡(jiǎn)化電路如圖3c所示。由于圖中標(biāo)記部分端口結(jié)構(gòu)未發(fā)生變化，輸入電流Igd減小會(huì)使負(fù)壓尖峰幅值降低，toff增大使負(fù)壓尖峰持續(xù)時(shí)間增大，同時(shí)兩者共同作用使得調(diào)控寄生電感Lg對(duì)負(fù)壓尖峰幅值的影響降低。本文主要討論柵源回路對(duì)串聯(lián)擾動(dòng)的影響，故對(duì)負(fù)載的影響不做深入研究。

2 實(shí)驗(yàn)驗(yàn)證

搭建如圖4所示的同步Buck電路實(shí)驗(yàn)平臺(tái)進(jìn)行電壓尖峰觀察及上述推導(dǎo)的實(shí)驗(yàn)驗(yàn)證。實(shí)驗(yàn)采用Tektronix公司生產(chǎn)的DPO4054B示波器及其配套電壓探頭TPP0500和P5205A，SiC MOS?FET采用CREE公司的C2M0080120D，續(xù)流二極管為SiC肖特基二極管C4D20120D，觸發(fā)脈沖由Firstack公司生產(chǎn)的脈沖觸發(fā)儀提供。圖5為電壓尖峰實(shí)驗(yàn)波形，由于負(fù)載電阻的存在，負(fù)壓尖峰幅值較小，實(shí)驗(yàn)波形同時(shí)也證實(shí)本次實(shí)驗(yàn)平臺(tái)的正確性。

圖4 實(shí)驗(yàn)平臺(tái)Fig.4 Experiment platform

圖5 電壓尖峰Fig.5 Voltage spike

對(duì)上述理論分析進(jìn)行實(shí)驗(yàn)驗(yàn)證，為了保護(hù)器件安全運(yùn)行，基礎(chǔ)測(cè)試電壓Vdc選為500 V，驅(qū)動(dòng)電阻Rg為5 Ω，柵極電容Cg為1 nF，柵極電感Lg為0，負(fù)載電阻ZL為50 Ω。圖6為改變柵源回路參數(shù)時(shí)的電壓尖峰波形，為了清晰地表達(dá)波形變化，僅展示部分參數(shù)，其中左圖均為正壓尖峰波形，右側(cè)均為負(fù)壓尖峰波形。圖6a為驅(qū)動(dòng)電阻分別為0 Ω，7.5 Ω，12.5 Ω，20 Ω時(shí)的電壓尖峰波形。由圖6a可得，當(dāng)驅(qū)動(dòng)電阻增大時(shí)，正、負(fù)壓尖峰均增大，負(fù)壓尖峰震蕩變小，這是由于驅(qū)動(dòng)電阻與柵極電容形成RC濾波，降低震蕩。圖6b為柵極電容分別為0 nF，0.5 nF，1 nF，10 nF時(shí)的電壓尖峰波形，由圖6b可得，當(dāng)柵極電容增大時(shí)，正、負(fù)壓尖峰均變小，負(fù)壓尖峰震蕩也變小。圖6c為柵極電感分別為23 nH，81 nH，257 nH時(shí)的電壓尖峰波形，由圖6c可得，當(dāng)柵極雜散電感增大時(shí)，正壓尖峰變大，負(fù)壓尖峰基本不變，負(fù)壓尖峰震蕩變大。

圖6 改變柵源回路參數(shù)時(shí)的電壓尖峰Fig.6 Voltage spike with different gate-source loop parameters

圖7為不同柵源回路參數(shù)的電壓尖峰值，統(tǒng)計(jì)了改變柵源回路參數(shù)時(shí)的所有實(shí)驗(yàn)結(jié)果。由圖7可得，當(dāng)驅(qū)動(dòng)電阻為0～20 Ω，僅驅(qū)動(dòng)電阻增大其他條件不變時(shí)，正、負(fù)壓尖峰均增大。柵極電容為0～10 nF時(shí)，隨著柵極電容的增大，正、負(fù)壓尖峰均減小。柵極電感為0～300 nH時(shí)，柵極雜散電感增大，正壓尖峰增大，負(fù)壓尖峰基本不變。其中，正壓尖峰幅值變化較大，負(fù)壓尖峰幅值變化較小，這與負(fù)載電阻的接入有關(guān)。

圖7 不同柵源回路參數(shù)的電壓尖峰值Fig.7 Voltage spikes of different gate-source loop parameters

由1.3節(jié)推導(dǎo)可知，當(dāng)其它條件不變時(shí)，負(fù)載電阻的大小會(huì)影響負(fù)壓尖峰幅值的大小和持續(xù)時(shí)間，現(xiàn)通過實(shí)驗(yàn)進(jìn)行驗(yàn)證。不同負(fù)載電阻時(shí)，器件漏源電壓vds及負(fù)壓尖峰之間的關(guān)系如圖8所示，由圖8可見，當(dāng)負(fù)載電阻增大時(shí)，vds下降時(shí)間也增大，同時(shí)負(fù)壓尖峰持續(xù)時(shí)間正比于vds下降時(shí)間，幅值大小正比于dvds/dtoff。

圖8 不同負(fù)載電阻的負(fù)壓尖峰Fig.8 Negative voltage spikes with different load resistances

對(duì)上述實(shí)驗(yàn)分析可得，通過對(duì)柵源回路參數(shù)的調(diào)控可以達(dá)到調(diào)節(jié)電壓尖峰的目的，與前文理論分析結(jié)果一致。為了同時(shí)滿足SiC MOSFET驅(qū)動(dòng)的快速性與安全性，驅(qū)動(dòng)回路設(shè)計(jì)時(shí)PCB布局注意降低寄生參數(shù)，驅(qū)動(dòng)參數(shù)選擇時(shí)，建議降低驅(qū)動(dòng)電阻的大小，利用增大柵極電容來降低器件高速開斷過程中的過沖與震蕩現(xiàn)象。以Buck電路為例，負(fù)載的大小會(huì)影響負(fù)壓尖峰幅值以及持續(xù)時(shí)間，換流器正常運(yùn)行時(shí)建議工作在滿載狀態(tài)。

3 總結(jié)

本文基于柵源回路參數(shù)調(diào)控對(duì)SiC器件串聯(lián)擾動(dòng)現(xiàn)象進(jìn)行分析研究并進(jìn)行實(shí)驗(yàn)驗(yàn)證，結(jié)果表明：

1）器件所受的串聯(lián)擾動(dòng)現(xiàn)象是器件高速開斷形成的du/dt作用在相鄰器件封裝寄生電容上引起的，可以通過柵源回路參數(shù)和負(fù)載阻抗進(jìn)行調(diào)控。

2）電壓尖峰隨著驅(qū)動(dòng)電阻、雜散電感的增大而增大，隨著柵極電容的增大而減小，較大的負(fù)載電阻有利于降低負(fù)壓尖峰。驅(qū)動(dòng)電路設(shè)計(jì)中應(yīng)該降低驅(qū)動(dòng)電阻的大小，通過提高柵極電容來抑制開關(guān)震蕩。

3）伴隨電壓尖峰出現(xiàn)的尖峰震蕩也對(duì)器件安全產(chǎn)生威脅，還需進(jìn)一步研究。