劉 聰，羅向東，牛光珊

（南通大學(xué) 信息科學(xué)技術(shù)學(xué)院，江蘇 南通 226019）

近20 年來，隨著通信技術(shù)迅速發(fā)展，現(xiàn)代通信系統(tǒng)對模數(shù)轉(zhuǎn)換器（analog to digital converter，ADC）提出了很高的要求，往往需要其接收寬帶、大動態(tài)信號。對ADC 來說，寬帶和高頻意味著快速的數(shù)據(jù)轉(zhuǎn)換速率；大動態(tài)則意味著高效的采樣精度。由于制造工藝的限制，單片ADC 很難同時滿足這兩個指標。1980 年Blank 和Hodges[1]首次提出了分時交替模數(shù)轉(zhuǎn)換器（time interleaved analog to digital converter，TIADC）采樣技術(shù)，作為一種多通道數(shù)據(jù)并行采集技術(shù)，TIADC 依靠各子通道間的精確配合，可以突破高速與高精度相互制約的瓶頸。利用TIADC技術(shù)是目前高速高分辨率ADC 設(shè)計的一種有效方案，它能夠?qū)⑾到y(tǒng)的整體采樣速率提高到每秒千兆次采樣（Gsps）以上。

然而，由于器件不匹配、電壓不穩(wěn)定等環(huán)境因素的影響，各個通道間工作情況不可能完全一致，會造成各通道間存在失配誤差。這些失配因素主要包括偏置誤差、增益誤差和時間誤差，此外還有帶寬誤差及非線性誤差，它們在信號的輸出頻譜中引入噪聲，嚴重影響了TIADC 系統(tǒng)的性能。因此，如何校正TIADC 系統(tǒng)通道間的各種失配誤差，提高系統(tǒng)整體的性能是目前國內(nèi)外模數(shù)轉(zhuǎn)換器數(shù)據(jù)通信領(lǐng)域所共同面臨并亟待解決的關(guān)鍵問題之一。

1 TIADC 采樣技術(shù)

TIADC 系統(tǒng)由M 個完全相同的ADC 組成，并行工作，如圖1 所示。系統(tǒng)中每一個ADC 實際上以較低的采樣速率fs/M 進行采樣和轉(zhuǎn)換，而整個系統(tǒng)就可以實現(xiàn)更高的凈采樣速率fs（采樣周期Ts=1/fs）。舉例而言，通過分時交替4 個12 bit，250 Msps 的ADC，理論上就可以實現(xiàn)12 bit，1 Gsps 的TIADC 系統(tǒng)。子ADC 的采樣時鐘是通過時鐘分相電路產(chǎn)生，該電路將采樣時鐘周期為T 的時鐘信號先送入第1片ADC 中，然后延遲1 個Ts時間間隔送入第2 片ADC 中，依次類推，直至采樣時鐘經(jīng)過M-1 個Ts延時送入最后一片ADC，形成各個通道的時鐘信號，使得Ts=T/M 成立。TIADC 的工作時序如圖2所示。

圖1 具有M 通道的TIADC 結(jié)構(gòu)示意圖Fig.1 Structure of TIADC with M channels

圖2 M 通道TIADC 工作時序圖Fig.2 Timing diagram of TIADC with M channels

理論上，TIADC 系統(tǒng)可以在按照通道數(shù)成倍地提高采樣率的同時保持單片ADC 的精度，實際上TIADC 系統(tǒng)會產(chǎn)生通道間失配，這些失配因素包括以下諸多原因：1）工藝制造技術(shù)的限制，使得器件不匹配及電路結(jié)構(gòu)不對稱，導(dǎo)致了偏置誤差和增益誤差的產(chǎn)生；2）延遲單元或時鐘緩沖區(qū)中的器件不匹配及時鐘信號在硬件電路布線上的延遲和抖動使得TIADC 非均勻時間間隔采樣，導(dǎo)致了時間誤差的產(chǎn)生，包括時鐘抖動和時鐘偏斜；3）由于制造工藝的缺陷，各通道的輸入電阻Rin和互聯(lián)電容Cin引起誤差，或是ADC 的采樣電容C 和開關(guān)電阻Ron，以及它們之間的互聯(lián)引起誤差[2]，都會造成系統(tǒng)帶寬失配；4）各通道采樣保持器輸入相關(guān)電荷注入、跟蹤非線性及運算放大器等模擬器件的非理想特性帶來的非線性誤差大小不同，導(dǎo)致系統(tǒng)產(chǎn)生非線性失配。此外，溫度、電壓、老化等環(huán)境因素也會導(dǎo)致誤差產(chǎn)生。

這些失配誤差對TIADC 系統(tǒng)的影響主要體現(xiàn)在以下幾個方面：1）偏置誤差導(dǎo)致通道間直流偏置不一致，在時域上相當于加性噪聲；2）增益誤差導(dǎo)致輸入信號的幅度調(diào)制，在時域上相當于乘性噪聲；3）時間誤差對時域的影響表現(xiàn)為數(shù)字信號幅值發(fā)生畸變，對頻域的影響表現(xiàn)為頻譜拓寬，寄生譜峰[3]等；4）帶寬誤差與輸入信號頻率有關(guān)，實際導(dǎo)致輸出信號的增益和相位不匹配；5）非線性誤差導(dǎo)致各通道ADC 產(chǎn)生高次諧波，使得TIADC 的并行結(jié)構(gòu)在輸出頻譜中引入額外誤差譜。以上這些失配會導(dǎo)致信號諧波失真，并極大地限制了系統(tǒng)的性能。因此，作為不可避免的因素，TIADC 系統(tǒng)的通道失配需要通過有效的方法進行校準。

2 TIADC 通道失配誤差校準技術(shù)分類及實現(xiàn)方法

2.1 TIADC 通道失配誤差估計技術(shù)

研究人員在設(shè)計和優(yōu)化TIADC 通道失配誤差校準方法之前首先重點關(guān)注如何檢測并提取出失配誤差。在研究如何估計TIADC 通道失配誤差時所采用的方法之一是基于正弦波擬合的算法[4-6]。其原理是用一個已知信息的正弦波輸入信號對系統(tǒng)進行測量，對各通道采樣輸出進行參數(shù)擬合，通過估算得到每個通道的增益、偏置和相位參數(shù)[7]。文獻[8-9]利用最小二乘法對正弦信號進行參數(shù)擬合，利用插值獲取非參考通道的理想輸出，再比較理想輸出和實際輸出的區(qū)別，從而獲取系統(tǒng)誤差。文獻[7]采用正弦波四參數(shù)擬合的方法估算了通道失配誤差，相比三參數(shù)擬合法，該方法還能夠得到系統(tǒng)的頻率信息。采用基于正弦波擬合的算法優(yōu)點是能夠較全面準確地估計得到整個系統(tǒng)的通道失配誤差，缺點是依賴于高精度的正弦波信號。

盲估計作為TIADC 通道誤差估計技術(shù)之一也吸引了大量的學(xué)術(shù)研究，其最大的優(yōu)點就是不需要獲取輸入信號的已知信息。文獻[10-15]采用了幾種不同的盲估計算法，其優(yōu)缺點如表1 所示。

表1 盲估計算法優(yōu)缺點總結(jié)Tab.1 Summary of advantages and disadvantages of blind estimation algorithms

其中，基于頻譜稀疏性盲時偏估計（spectrum sparsity-based blind timing skew estimation，SS-BLTSE）算法，需要一個N 點FFT 來確定非重疊頻率分量及其相位信息，N 越大，誤差估計越精確。文獻[15]在文獻[14]的研究基礎(chǔ)上提出一種基于頻譜稀疏性和全相位FFT（all phase FFT，ApFFT）的盲時偏估計算法，由于FFT 譜估計存在局限性，如由頻譜離散化引起的窗口和柵欄效應(yīng)，會導(dǎo)致“頻譜泄漏”，故利用ApFFT[16]技術(shù)獲得更為精確的相位譜估計，并在此基礎(chǔ)上得到ApFFT-SS-BLTSE 算法。兩種算法的TSE 對比結(jié)果如表2 所示。綜上，盲估計算法需要信號過采樣，并會消耗額外的硬件資源，如低通濾波器和額外的ADC。與非盲估計算法相比，其誤差估計性能性[14]，但是在實際使用中相對靈活。

表2 兩種盲時偏估計誤差結(jié)果對比Tab.2 Comparison of two BLTSE results

利用FFT 算法，從頻域特征獲取通道失配也是一種常見的方法。文獻[17]使用FFT 計算獲得增益誤差，但其計算量比僅用簡單乘法獲得增益誤差的方法稍顯復(fù)雜。文獻[18]基于FFT 算法估計得到TIADC 系統(tǒng)的增益誤差和偏置誤差。該方法的優(yōu)點是沒有通道數(shù)限制；缺點是沒有給出硬件描述，并且FFT 實現(xiàn)存在缺陷。除此之外，文獻[19]利用相鄰兩通道的差值來估計時間誤差，算法簡單，缺點是收斂速度慢。文獻[20]通過額外增加一個輔助通道來檢測失配誤差，能快速實現(xiàn)誤差估計和校準，缺點是增加了系統(tǒng)的復(fù)雜度。文獻[21]利用待校準信號誤差的統(tǒng)計特性，利用輸入信號的均值和方差來估計和提取TIADC 通道的偏置誤差和增益誤差，該算法硬件成本低，易實現(xiàn)。文獻[22]將數(shù)理統(tǒng)計和頻譜分析相結(jié)合，分別估計得到偏置誤差、增益誤差及時間誤差。該方法簡單易實現(xiàn)，在算法性能上優(yōu)于正弦擬合算法。誤差估計方法雖然很多，但是需要根據(jù)具體的情況配合校準方法完成誤差校準。

2.2 TIADC 偏置和增益誤差校準技術(shù)

作為線性誤差，偏置誤差等效于各通道輸出直流分量的偏差，增益誤差等效于各通道輸出絕對值的比值?；谶@種數(shù)理機制，通常采用數(shù)字域校準技術(shù)完成誤差校準。數(shù)字域校準指TIADC 系統(tǒng)的誤差估計和校準都利用數(shù)字電路實現(xiàn)，根據(jù)校準過程是否阻斷ADC 正常的數(shù)據(jù)輸出又可將數(shù)字域校準劃分為前臺校準和后臺校準。前臺校準要求ADC校準過程中暫停工作，校準完成后再進行轉(zhuǎn)換；后臺校準是在ADC 工作的同時，通過數(shù)字信號處理技術(shù)提取通道失配的估計值，同步校準誤差[23]。

偏置誤差和增益誤差的校準最早使用的是前臺校準方法。文獻[24]利用已知輸入信號進行測試，分析經(jīng)ADC 轉(zhuǎn)換后的數(shù)字輸出，提取出偏置失配誤差參數(shù)，再反饋到硬件電路中，通過調(diào)整各通道ADC 的偏置電壓及前端放大電路的零點做校準。文獻[25]在TIADC 系統(tǒng)輸入一個已知的參考電平Vref，經(jīng)ADC 轉(zhuǎn)化后輸出，將輸出結(jié)果與Vref相減得到偏置誤差并保存，將各子ADC 的輸出減去偏置誤差即可完成校準，如圖3 所示。其中，控制信號control 用于完成采樣序列的N 次累加。同理該方法可以應(yīng)用于增益誤差校準。這類前臺校準方法優(yōu)點是校準速度快、精度高、易于實現(xiàn)；缺點是必須要中斷系統(tǒng)的正常工作，不能實時校準，主要用于系統(tǒng)維護等情況。

圖3 偏置誤差的前臺校準Fig.3 Foreground calibration of offset error

相比前臺校準，后臺校準不會影響系統(tǒng)正常工作，能夠?qū)崟r估計和校準失配誤差，因此成為目前的研究重點。文獻[26]提出一種類似隨機斬波法的增益誤差校準方法，如圖4 所示。將一個±1 的偽隨機序列通過一個1 bit 的DAC 疊加到系統(tǒng)輸入端，利用乘法器對包含疊加信號的輸出解調(diào)，通過累加平均提取出誤差并完成校準。該方法避免了各通道采樣信號幅度的誤校準情況，但是需要額外電路資源，且對輸入信號進行調(diào)制將導(dǎo)致信號動態(tài)范圍降低。

圖4 具有隨機信號注入的增益誤差后臺校準[26]Fig.4 Background calibration of gain error with random signal injection[26]

隨著ADC 自身的工作能力和環(huán)境條件的變化，TIADC 通道失配也會發(fā)生改變，因此，后臺校準大都與自適應(yīng)技術(shù)相結(jié)合，利用TIADC 輸出時域或頻域上的某種特征作為反饋量，能夠跟蹤失配參數(shù)的變化，自適應(yīng)地改變校正網(wǎng)絡(luò)參數(shù)，控制校準過程[27]。文獻[28]提出一種由導(dǎo)數(shù)濾波器和額外的參考通道組成的自適應(yīng)補償結(jié)構(gòu)，利用時鐘控制參考通道與子通道在某些時刻同步采樣，通過對比參考通道和子通道導(dǎo)數(shù)濾波器組的輸出得到通道靜態(tài)增益誤差，進而完成校準。該方法對于AD 量化為14 位的TIADC 系統(tǒng)，校準精度達到約12 位。文獻[29]提出了一種流水線后處理器結(jié)構(gòu)，采用自適應(yīng)濾波技術(shù)，將后處理算法LMS 算法應(yīng)用到ADC 的輸出碼中，跟蹤失配隨時間的變化，估計并校準偏置誤差和增益誤差。該方法只利用了一個校準單元實現(xiàn)所有通道的校準，大大降低了硬件要求和功耗，并且能夠在FPGA 上硬件實現(xiàn)，缺點是TIADC 校準精度一般，通常不超過10 位。文獻[30]利用樣本輸出構(gòu)造誤差函數(shù)，通過計算誤差函數(shù)的導(dǎo)數(shù)來獲得偏置及增益的調(diào)整步長，并通過改變偏置和增益誤差來減小誤差函數(shù)值。該方法適應(yīng)性強，精度較高，對8位TIADC 系統(tǒng)進行校準，精度達到7.69 位，缺點是導(dǎo)數(shù)計算將消耗系統(tǒng)更多資源，且時間成本也較高。文獻[31]為了校準嵌入在數(shù)字通信接收器中的雙通道TIADC 增益誤差，提出一個新穎的基于完美重構(gòu)通道器的校準結(jié)構(gòu)，利用LMS 算法估計誤差，結(jié)合FIR 濾波器校準，成功過濾了信號中的混疊音調(diào)。該方法具有硬件可行性，缺點是有通道數(shù)限制。此外，文獻[18，21，32]專門針對偏置誤差和增益誤差進行了校準，重點是研究其估計方法，這里不再贅述。

2.3 TIADC 時間誤差校準技術(shù)

偏置和增益誤差對輸出的影響是有規(guī)律的，而時間誤差由于受到輸入信號頻率的影響，難以從輸出結(jié)果中直接提取，并且隨著該頻率的增加，誤差對系統(tǒng)性能影響更嚴重。因此，時間誤差的校準最困難，也最有研究價值。目前，針對時間誤差校準技術(shù)的研究進展體現(xiàn)為以下3 個方面：

1）模擬域校準 模擬域校準是指在模擬電路設(shè)計過程中針對誤差設(shè)計相應(yīng)的模擬電路以完成對誤差的檢測和校準[33]。對于時間誤差的校準，首先考慮從源頭上消除誤差。文獻[34]采用單一的前置采樣保持（SHA）電路。其基本思想是使每個子ADC 的采樣時鐘保持同步，從根本上消除了時鐘失配誤差的影響。單一的前置SHA 電路結(jié)構(gòu)如圖5 所示。采用該電路只需要一個SHA，降低了硬件復(fù)雜度，但是需要控制系統(tǒng)工作頻率，且有帶寬和通道數(shù)限制，不利于提高TIADC 采樣率。該結(jié)構(gòu)一般只用于精度為10～12 位，工作在較低頻率的逐次逼近型（SAR）ADC，用來實現(xiàn)性能和功耗的折中。

圖5 單一的前置SHA 分時交替ADC 結(jié)構(gòu)示意圖Fig.5 Single pre-SHA TIADC structure

早期的模擬域校準一般通過設(shè)計高精度的分相時鐘來實現(xiàn)時鐘信號的均勻分布。文獻[35]設(shè)計了一個具有低時鐘偏斜和低抖動的分相時鐘，但是在不同的時鐘相位之間實現(xiàn)低時鐘偏斜仍然是一個挑戰(zhàn)。分相時鐘通?；诃h(huán)形振蕩器的鎖相環(huán)（PLL）或基于延遲線的延遲鎖相環(huán)（DLL）來實現(xiàn)。文獻[36-37]介紹了關(guān)于低抖動PLL/DLL 時鐘發(fā)生器的設(shè)計，其設(shè)計核心正是環(huán)形振蕩器或延遲線。文獻[38]改進了分相時鐘的設(shè)計，在每個通道的主延遲單元和輸出路徑之間插入一個額外的延遲單元。利用延時比較器來感知延遲，并通過電荷泵建立各種控制電壓Vctrli，校準所用的電荷泵為簡單的電流轉(zhuǎn)向結(jié)構(gòu)。主回路采用全局控制電壓Vctrl控制粗延時設(shè)置，各通道延時由Vctrli獨立微調(diào)。這種改進的時鐘發(fā)生器結(jié)構(gòu)，能夠?qū)?0 ps 以上的時鐘偏斜減小到大約10 ps 或更小，實現(xiàn)了低抖動、低偏斜的設(shè)計目標。

2）數(shù)?；旌嫌蛐?數(shù)模混合域校準即在數(shù)字域完成失配誤差的估計，再將誤差值返回設(shè)計好的模擬校準電路來完成校準[39]。數(shù)?；旌嫌蛐史椒ㄍǔＪ褂脭?shù)控延遲單元（digital control delay element，DCDE）來實現(xiàn)[40]。其基本思想是先在數(shù)字域測得電路中的時間誤差，再在模擬域中利用DCDE 來實現(xiàn)分相時鐘的調(diào)整，從而完成誤差校準，如圖6所示。文獻[39]通過調(diào)節(jié)ADC 中的DCDE 來調(diào)節(jié)采樣時鐘的相位，實現(xiàn)時鐘誤差的校準。文獻[19，41]是通過調(diào)整數(shù)控延遲線來微調(diào)每個ADC 通道的時鐘相位，從而校準時鐘誤差，但是該方法容易受到電壓、器件老化等因素的影響。針對時鐘偏斜，文獻[42]提出一種改進的基于電荷泵的時鐘誤差校正方法。該方法復(fù)雜度低，不需要任何附加校準信號，利用電容式電荷泵檢測任意兩個相鄰交替通道的時鐘偏斜，并且這種時鐘偏斜誤差可以通過數(shù)控延遲器件最小化。以上校準方法要求系統(tǒng)中必須有可以精確控制時鐘相位的調(diào)節(jié)電路。

圖6 使用數(shù)控延遲器件的TIADC 校準結(jié)構(gòu)示意圖Fig.6 Calibration structure of TIADC using DCDEs

3）數(shù)字域校準 由于前臺校準的缺陷，越來越多的學(xué)者將研究重點投向了數(shù)字域后臺校準。時間誤差后臺校準不是直接改善時鐘源，而是通過數(shù)字信號處理技術(shù)對帶有時間誤差的輸出進行補償校準。基于濾波器組[13，43-44]的后臺校準方法是目前的研究熱點之一，其原理是將時間誤差的校準等效為濾波器的設(shè)計，利用濾波器的延遲特性來補償數(shù)字域中的時間失配[45]，原理圖如圖7 所示。圖中Hn（ejω）為TIADC 等效濾波器組，Qn（ejω）為補償濾波器組。

圖7 TIADC 時間誤差的數(shù)字濾波器校準方法Fig.7 Calibration method of a digital filter for time error of TIADC

器件老化、電壓不穩(wěn)定、環(huán)境變化等因素會導(dǎo)致時間失配發(fā)生變化，這種情況下校準濾波器的補償系數(shù)需要重新設(shè)計。為此，有學(xué)者提出了信號誤差重構(gòu)[46-49]的自適應(yīng)校準方法，文獻[48]利用Hadamard 變換來重構(gòu)誤差信號，通過補償?shù)腡IADC輸出和偽混疊信號之間的互相關(guān)來估算時間誤差，從而完成時鐘偏斜的校準。該方法校準精度較好，其時序誤差系數(shù)在30 000 個樣本后收斂，缺點是消耗較多的資源。文獻[49]利用離散微分器對多通道輸出進行誤差重構(gòu)，該方法優(yōu)點是低頻信號校準良好，缺點是不適用于高頻校準。然而片上實時重新設(shè)計復(fù)雜的濾波器極其困難且成本高昂[50]。為了避免這種情況，同時讓信號重構(gòu)自適應(yīng)地跟蹤誤差變化，文獻[51-53]提出了基于分數(shù)延遲濾波器組的修正方法。該方法優(yōu)點是只需要調(diào)整校準濾波器的1個系數(shù)即可完成校準；缺點是需要對信號過采樣，限制了ADC 的工作速度，從而違背了TIADC 技術(shù)的初衷。改進的濾波器結(jié)構(gòu)的自適應(yīng)校準方法還有基于時變?yōu)V波器[54-55]和基于Farrow 結(jié)構(gòu)的分數(shù)延遲濾波器[45，56-58]。文獻[54]需要一個存放濾波器系數(shù)的查找表（look up table，LUT），需要耗費大量存儲器資源?；贔arrow 結(jié)構(gòu)的分數(shù)延遲濾波器優(yōu)化了傳統(tǒng)的時延濾波器，將檢測到的時間誤差值作為輸入送至濾波器，這種結(jié)構(gòu)的好處是當失配發(fā)生變化無需重新設(shè)計濾波器的系數(shù)，也避免了使用LUT。此外該濾波器階數(shù)不超過5 階，降低了運算復(fù)雜度。

Split-ADC 是一種有效的數(shù)字后臺校準方法[59-61]。Split-ADC 采用分裂結(jié)構(gòu)來實現(xiàn)完整ADC 的功能，分時交替Split-ADC 結(jié)構(gòu)框圖如圖8（a）所示。將每個子ADC 分割成一半大小的A 和B 兩部分ADC并互為參考，Φi為第i 個子ADC 的輸入時鐘，每個ADC 的A 和B 輸入相同，輸出為ya和yb。圖8（b）為split-ADC 的簡化時序圖，ΔTi指分割每部分的采樣時間差，是由采樣開關(guān)和時鐘緩沖器之間的定時不匹配引入的。相較于整體結(jié)構(gòu)的ADC，采用split-ADC 并不改變ADC 系統(tǒng)在電路功耗、帶寬、噪聲、面積等方面的性能，對模擬電路設(shè)計復(fù)雜程度帶來的影響也較小，同時具有算法結(jié)構(gòu)簡單的優(yōu)點，缺點是適用于低頻校準、高頻校準效果差。

圖8 Split-ADC 結(jié)構(gòu)框圖和簡化時序圖Fig.8 Block diagram of the Split-ADC and the simplified Split-ADC timing diagram

在最新的研究中發(fā)現(xiàn)，利用信號的（一階或二階）統(tǒng)計特性進行誤差估計，采用函數(shù)近似理論的結(jié)構(gòu)進行時間誤差校準是一種較為出色的方法。文獻[62]提出一種基于一階統(tǒng)計的方法，首先利用泰勒級數(shù)近似，將時間誤差建模為加性誤差，然后利用通道中信號的一些有價值的特性來簡化計算。在此基礎(chǔ)上，應(yīng)用了一種減小穩(wěn)態(tài)誤差的可變步長迭代技術(shù)，最后通過加法器、乘法器和固定系數(shù)的多相FIR 濾波器實現(xiàn)校準。該方法能夠在三步迭代內(nèi)精確收斂，對于12 位TIADC 系統(tǒng)，校準精度達到11.2 位，具有復(fù)雜度低、計算效率高、校準快速精確的優(yōu)點，缺點是只適用于廣域平穩(wěn)輸入信號。文獻[63]采用一種改進的基于統(tǒng)計的方法，利用校準ADC 與各通道子ADC 之間的互相關(guān)來檢測并校準時間誤差，其中校準ADC 采用的是一個特定頻率的時鐘控制冗余ADC。校準后，時間誤差從最大值18.0 ps 減小到0.8 ps 左右。該方法與傳統(tǒng)的基于統(tǒng)計的算法相比，校準通道的輸出在數(shù)據(jù)處理期間被延遲，故不易受到量化噪聲的影響，并且具有不增加數(shù)據(jù)存儲量的優(yōu)點，可以推廣到4 通道以上的TIADC 系統(tǒng)，缺點是適用于低分辨率系統(tǒng)。文獻[64]提出一種基于二階統(tǒng)計的方法，利用低復(fù)雜度采樣序列干預(yù)技術(shù)，通過處理一組相關(guān)器的輸出來聯(lián)合估計所有時間誤差值，然后對數(shù)字校準電路的要求進行定量研究，并設(shè)計數(shù)字濾波器實現(xiàn)校準。該方法克服了盲估計的局限性，具有魯棒性高、功耗低的優(yōu)點，并且沒有通道數(shù)限制，缺點是僅適用于SAR ADC。

此外，已發(fā)表的時間誤差數(shù)字域校準方法還有盲適應(yīng)校準法[65-68]、基于插值的校準方法[69-71]等，基于這些方法進行校準后，TIADC 系統(tǒng)性能均得到了一定的改善。以上所述3 類時間誤差校準技術(shù)的優(yōu)缺點比較如表3 所示。

表3 時間誤差校準技術(shù)優(yōu)缺點Tab.3 Summary of advantages and disadvantages of time error calibration technology

2.4 其他TIADC 通道失配誤差校準技術(shù)

隨著大動態(tài)范圍模擬輸入信號要求的提高，僅有線性失配和時間失配的校準對于要求嚴格的高分辨率TIADC 系統(tǒng)的性能提升能力有限，因此，針對帶寬及非線性失配的校準方法研究不可避免。目前，有關(guān)這兩個方面的研究成果非常少，針對帶寬失配的校準大都只是在針對模擬前端的SHA 電路進行校準。文獻[72]采用前端SHA 以整體采樣率對輸入進行采樣；還有一種方法是增加SHA 帶寬，使其遠遠大于需數(shù)字化的最大輸入頻率，但是不適用于輸入包含高頻噪聲的情況。文獻[73]基于一階SHA模型，利用濾波器設(shè)計實現(xiàn)了雙通道TIADC 系統(tǒng)的帶寬失配數(shù)字校準。該方法首先估算SHA 帶寬失配的影響，通過對增益系數(shù)濾波器進行仿真并根據(jù)晶體管和電容器失配數(shù)據(jù)估算SHA 的時間失配常數(shù)τ=RonC，然后根據(jù)ADC 的性能來確定校正濾波器的復(fù)雜性。最后，將FIR 濾波器F1（z）和F2（z）插入通道路徑中進行帶寬失配校正，目的是補償各通道SHA 引入的濾波效果，并消除雜散分量。

TIADC 系統(tǒng)中存在的非線性失配，主要包括積分非線性（INL）和微分非線性（DNL）[74]。直到2004年，Vogel 和Kubin[75]發(fā)表了第一篇分析TIADC 非線性失配的文章，解釋了非線性失配的主要特征，擴展了線性混合濾波器組的理論，并提出了一種冗余TIADC 陣列的隨機化策略。2008 年，Asami 等[76]對TIADC 的非線性效應(yīng)進行建模，并補償了ADC的INL。2009 年，Goodman 等[77]基于多相非線性量化研究了校準TIADC 非線性失配。文獻[78]通過正弦擬合技術(shù)提取出了每個通道的誤差，并將誤差通過LMS 算法自適應(yīng)地更新線性組合權(quán)重，實現(xiàn)流水線ADC 的非線性校準，缺點是需要較大的存儲空間來處理大量樣本。2019 年，Salib 等[79]提出了一種查找表的前臺校準方法，用于校正無記憶的非線性失配，在此期間有關(guān)研究甚少。

研究針對帶寬失配及非線性失配的數(shù)字校準技術(shù)具有重要意義，也必然成為未來TIADC 通道失配校準技術(shù)的研究熱點。

3 TIADC 校準技術(shù)評估與分析

3.1 評估準則

衡量TIADC 系統(tǒng)的性能主要采用以下的度量準則：信噪比（signal noise ratio，SNR）、信噪失真比（signal to noise and distortion ratio，SNDR）、無雜散動態(tài)范圍（spurious-free dynamic range，SFDR）、有 效量化位數(shù)（effective number of bits，ENOB）。SNDR和SFDR 這兩個關(guān)鍵的指標在數(shù)據(jù)傳輸、醫(yī)療設(shè)備、軍事通信和電子對抗及移動通信和無線通信等領(lǐng)域應(yīng)用廣泛，ENOB 更多應(yīng)用在數(shù)字濾波器和頻譜分析中，其數(shù)值由SNDR 決定。實際的TIADC 系統(tǒng)受到通道失配的影響，在輸入信號上產(chǎn)生諧波，從而導(dǎo)致度量值下降。因此，提高SNR/SNDR 和SFDR的能力可以直接度量校準算法的性能。以文獻[80]為例，采用帶Lagrange 插值的二階補償方法最小化時間誤差，校準前后輸入信號的輸出頻譜如圖9 所示?？梢园l(fā)現(xiàn)，在校準后，時鐘偏斜雜散得到顯著抑制。校準前后計算得到的SNDR 和SFDR 信息如圖10 所示?？梢园l(fā)現(xiàn)，通過傳統(tǒng)的一階補償校準的方法，將SNDR 和SFDR 分別提高到54.4 和59 dB，利用文獻[80]的二階補償校準的方法將SNDR 和SFDR 分別提高到61.2 和72.2 dB。當時序偏斜相對較大時，二階校準的方法性能較好，且比一階校準方法更優(yōu)。

圖9 輸入信號的輸出頻譜[80]Fig.9 Output spectra of the input signal[80]

圖10 時鐘偏斜校準前后的輸出頻譜[80]Fig.10 Output spectra before and after timing skew calibration[80]

當信號的輸入頻率變化時，校準算法能否保持校準能力，是評判算法性能的關(guān)鍵。以文獻[81]為例，當輸入頻率變化時該方法的校準效果如圖11所示，結(jié)果表明，該方法適用于整個Nyquist 頻率內(nèi)的校準，且在高頻輸入時，校準效果明顯。因此，該校準方法性能較優(yōu)。

圖11 輸入頻率變化時該方法的校準效果[81]Fig.11 Calibration effect of the method when the input frequency changes[81]

除此之外，校準算法的時間、精度、復(fù)雜度、可靠性、成本等也都是重要的評估準則。

3.2 對比分析

選取并歸納了近幾年性能較優(yōu)的TIADC 通道失配校準方法（部分），如表4 所示。其中，R 表示采樣精度，fs表示采樣率，fin表示輸入信號頻率，fin/fs表示歸一化頻率。經(jīng)對比可知，目前，全數(shù)字校準是TIADC 通道失配校準技術(shù)的研究大方向，時間誤差是校準技術(shù)最主要的研究對象，將后臺校準技術(shù)與自適應(yīng)校準技術(shù)相結(jié)合是最主要的研究手段之一。

表4 近幾年TIADC 通道失配校準方法對比Tab.4 Comparison of TIADC channel mismatch calibration methods in recent years

在算法對比和數(shù)據(jù)分析研究的基礎(chǔ)上，提出以下兩個關(guān)鍵問題：第一，目前的校準方法雖然能大幅提高TIADC 性能，但有些算法對于高精度的TIADC（12 bits 以上）校準效果欠佳，且對于超高分辨率TIADC 系統(tǒng)（16 bits 以上），算法適用性尚未得到驗證，在校準能力上存在瓶頸；第二，許多校準算法只是在Nyquist 頻段內(nèi)某些頻點或某一段頻帶上表現(xiàn)出優(yōu)異的性能，導(dǎo)致算法對于輸入信號的應(yīng)用范圍受到嚴格限制。

4 結(jié)論與展望

分時交替采樣技術(shù)是目前實現(xiàn)高速高精度ADC 最有效的方法之一，而TIADC 通道失配校準技術(shù)的涌現(xiàn)為這項技術(shù)從理論構(gòu)想到投入市場應(yīng)用帶來了發(fā)展機遇。但是由于技術(shù)和條件等多方面的限制，TIADC 通道失配校準技術(shù)目前還存在諸多不足，主要表現(xiàn)在幾個方面：1）有的校準方法不具備自適應(yīng)跟蹤誤差變化的校準能力，甚至還會受通道數(shù)限制；2）很多校準算法受輸入信號的限制，有的只適用于窄帶信號，有的依賴于正弦信號，不具普遍適用性，然而在實際中，寬帶信號及多頻率混合信號應(yīng)用廣泛；3）校準方法在提升TIADC 系統(tǒng)性能上遇到瓶頸，對于高分辨率大動態(tài)范圍的TIADC系統(tǒng)應(yīng)用難度很大；4）目前所做的研究大多是針對時間誤差校準，對于帶寬失配及非線性失配的研究較少；5）一些數(shù)字校準算法在提高系統(tǒng)性能的同時仍存在計算復(fù)雜、資源浪費、硬件實現(xiàn)困難等缺陷，未能兼顧性能和成本。

針對以上問題，為了更好地提高TIADC 系統(tǒng)性能，未來可以建立更加精確的TIADC 通道失配模型進行研究，模型的改進主要有：1）將線性失配和非線性失配同時加入到失配模型當中；2）將TIADC 的失配與通信中的信道模型相結(jié)合，利用信道校準技術(shù)校正系統(tǒng)的內(nèi)部失配；3）使用任意的輸入信號；4）擴展TIADC 系統(tǒng)采樣通道數(shù)量（4 通道以上）。對于非線性失配誤差的校準，提出以下幾點預(yù)測：1）將TIADC 問題和非線性問題結(jié)合起來，采用基于Hybrid Volterra 級數(shù)的行為模型進行誤差建模；2）采用如壓縮感知的方法來選擇Volterra 級數(shù)的系數(shù)；3）使用NARMAX 非線性模型，進一步考慮系統(tǒng)的反饋；4）采用神經(jīng)網(wǎng)絡(luò)進行誤差校正。對于帶寬失配誤差的校準，可以通過獲取各通道的頻響，設(shè)計一種改進的自適應(yīng)校準方法來實現(xiàn)。對于寬帶輸入信號數(shù)字校準技術(shù)的研究，將以拓寬信號帶寬為目標，可以加入Hilbert 濾波器，實現(xiàn)工作在Nyquist 頻段外輸入信號的有效校準。對于低功耗、低復(fù)雜度和資源優(yōu)化的高性能校準系統(tǒng)的研究，需要保證其工作在較低的頻率，可以通過模塊化的算法設(shè)計來實現(xiàn)。以上的研究有助于研發(fā)具有更高分辨率及采樣率的TIADC 系統(tǒng)，同時使系統(tǒng)具有擴展性和穩(wěn)定性。