北方工業(yè)大學 黃傳輝 戴 瀾

本文基于UMC 28nm工藝和HfOx體系的RRAM器件進行1T1R存儲單元設計，采用低壓NMOS控制，提高1T1R單元的集成度，降低操作電壓，以突破傳統(tǒng)非易失性存儲器閃存所面臨的設計瓶頸，并最終流片驗證。設計和測試結(jié)果表明最小存儲單元面積達0.053um2，操作電壓控制在1.8V以內(nèi)。

以閃存為基礎的非易失性存儲架構(gòu)雖是目前的主流方案，但是伴隨著工藝制程地進步，其在物理、工藝、成本等諸多方面上面臨著難以突破的瓶頸。阻變存儲器(resistor RAM,RRAM)作為一種新型存儲器，可以有效的解決如今的困境，被認為是閃存的替代方案之一。由于RRAM與CMOS工藝優(yōu)異的兼容性，以一個晶體管（Transistor）和一個阻變器件（RRAM）加在一起構(gòu)成的存儲單元結(jié)構(gòu)被稱為1T1R結(jié)構(gòu)，其基礎的想法就是利用晶體管的開關特性作為RRAM的整流器件來抑制串通電流，這樣就能實現(xiàn)對每一位存儲單元的隨機控制。

本文基于在UMC 28nm HPC標準CMOS邏輯工藝中上集成的RRAM制程，完成對1T1R存儲單元的設計。與之前成果相比，實現(xiàn)低壓NMOS與RRAM集成并操作正常，以提高存儲密度。

1 1T1R單元設計

本文中使用的是基于HfOx體系的雙極性RRAM，在TE上施加高電壓為正向操作。圖1中描述了RRAM器件結(jié)構(gòu)，其制造于ME1和ME2之間，依靠中間的TMO層完成高阻態(tài)(存“0”)和低阻態(tài)(存“1”)的轉(zhuǎn)換。存儲單元的架構(gòu)如圖2所示，BL和SL平行分別接RRAM的上級和晶體管的源極；WL連接晶體管的柵極控制電流通路，與其他控制線垂直。對于存儲的操作有Forming，Set，Reset，Read，分別實現(xiàn)數(shù)據(jù)的正常讀寫。但是因為RRAM的操作電壓除read外一般高于CMOS邏輯電壓0.9V，若采用高壓器件則會大大增加存儲單元的面積消耗。為了進一步提高集成度，本次設計采用UMC的HVT MOS，在不破壞器件的情況下適當?shù)剡^驅(qū)動使用，以獲得極高的存儲密度。

圖1 HfOx RRAM結(jié)構(gòu)

圖2 1T1R陣列架構(gòu)

因為RRAM的寫入時BL和SL間的電壓超過了CMOS正常操作范圍，所以在設計時需要重點考慮。在選擇RRAM的高低阻值時，應注意需大于MOS的內(nèi)阻，這樣在操作時因為分壓的關系，實際作用在MOS上的電壓是可以控制在正常范圍內(nèi)的。對于沒有選中的存儲單元，高壓作用與MOS的源漏極，發(fā)生可恢復的PN結(jié)擊穿，這樣會造成漏電增加，故需要嚴格控制存儲陣列中每一個存儲模塊的規(guī)模。下面根據(jù)圖3設計1T1R具體的操作方法。

圖3 1T1R操作

Forming和Set操作的極性一致，只是電壓的具體值不同，所以可以同時討論，此種情況下VSL為0V，電壓施加于BL和WL上。VBL需滿足VHRS+VDS的阻變條件，通過VWL控制晶體管的電流ICC進而控制低阻態(tài)的阻值，將Set成功后的VDS在0.9V以內(nèi)。Reset操作的極性于上述相反，需要在SL上施加高壓，BL為0V。因為體效應的影響晶體管驅(qū)動能力減弱，所以Reset時需要更高的電壓，也會有更大的風險。設計操作條件時，首先應滿足VSL大于VDS+VLRS，以達到Reset條件。阻變過程中電流減小，電阻變大，需控制RRAM的BE電壓始終滿足VWL大于VGS+VHRS。最后以獲取足夠的驅(qū)動能力為目的，在不破壞晶體管的前提下，權(quán)衡VWL和晶體管的尺寸，因為柵極擊穿時不可恢復的。

最后Read操作的電壓范圍在0.9V以內(nèi)，通過比較流過RRAM的電流與參考電流之差分辨存儲的數(shù)據(jù)。因為1T1R結(jié)果此時沒有極性，所以從任何一段讀取電流均可完成Read操作，因為RRAM阻值大于晶體管內(nèi)阻，所以不會影響讀取結(jié)果。

在完成上述設計分析后繪制1T1R單元版圖，為了提高存儲單元的集成度，將2bit單元共用一條BL和SL，并且共用一個晶體管源極，以減小面積消耗。存儲單元使用兩層金屬，NMOS尺寸為170nm/40nm，實際尺寸為0.053um2，與之前的成果相比，該器件具有較小的單元尺寸面積和較大的存儲密度。

圖4 1T1R存儲單元版圖

2 測試結(jié)果與驗證

本次流片基于UMC 28nm工藝加RRAM制程的方式完成流片，如圖5所示，所有的1T1R結(jié)構(gòu)放置在20個PAD的Testkey上，分別接出WL、BL、SL和BULK端，其中每條Testkey的WL和襯底共用。測試系統(tǒng)由MPITS3000半自動探針臺和Tek4200A半導體測試儀組成，分別完成Forming、Set、Reset和Read等RRAM基本操作的驗證。測試結(jié)果表明1T1R單元可以完成上述的各項操作，并實現(xiàn)數(shù)據(jù)的隨機讀寫。圖6表明RRAM可以在0.8V完成寫“1”的Set操作，1.1V實現(xiàn)寫“0”的Reset操作，高壓均控制在一倍過驅(qū)動電壓以內(nèi)。

圖5 1T1R Testkey照片

圖6 1T1R測試結(jié)果

總結(jié)：文中介紹了一種1T1R電路結(jié)構(gòu)的設計方法，基于USC 28nm工藝成功流片并驗證。通過優(yōu)化設計，可以使用低壓的HVT NMOS作為選通器件，合理配置晶體管和RRAM的尺寸，提高1T1R結(jié)構(gòu)的集成度，提升驅(qū)動效率，降低存儲操作的電壓和電路功耗。