大連交通大學(xué)電氣信息工程學(xué)院 高璽皓 宋 智 金思辰 王佳睿 關(guān)鈞洋 劉 野

針對(duì)傳統(tǒng)阻抗測(cè)試儀體積較大、價(jià)格昂貴等問題，提出了基于FFT算法的便攜式阻抗測(cè)試儀。該測(cè)試儀采用STM32單片機(jī)及FPGA作為處理器，雙路高速A/D采樣芯片采集電壓信號(hào)，通過FFT算法對(duì)采集到的信號(hào)進(jìn)行處理得到阻抗相位，同時(shí)將電壓信號(hào)分解為虛部和實(shí)部發(fā)送至單片機(jī)，對(duì)電壓實(shí)部和虛部信號(hào)進(jìn)行矢量計(jì)算得到阻抗模值。經(jīng)過實(shí)驗(yàn)研究，該測(cè)試儀性能穩(wěn)定，測(cè)量精度高。

1 系統(tǒng)結(jié)構(gòu)

本文提出了基于FFT算法實(shí)現(xiàn)便攜式阻抗測(cè)量?jī)x，將矢量伏安法作為系統(tǒng)阻抗測(cè)量方法，并將其與FFT算法相結(jié)合，彌補(bǔ)了矢量伏安法不易測(cè)量相位的缺點(diǎn)，能夠在較寬的頻率范圍內(nèi)使被測(cè)信號(hào)幅值、頻率對(duì)測(cè)量?jī)x性能影響較小，具有較高的測(cè)量精度。

阻抗測(cè)試儀系統(tǒng)框圖如圖1所示，信號(hào)合成單元產(chǎn)生正弦電流信號(hào)，信號(hào)通過測(cè)量接口中的待測(cè)阻抗Zx和參考電阻Rx，信號(hào)檢測(cè)單元對(duì)兩者的電壓進(jìn)行采樣。FPGA對(duì)采樣信號(hào)進(jìn)行FFT運(yùn)算，得到兩段電壓的實(shí)部和虛部，并提取基波參數(shù)，實(shí)現(xiàn)相位測(cè)量。將FPGA處理得到的電壓實(shí)部和虛部數(shù)據(jù)傳送到單片機(jī)進(jìn)行矢量伏安計(jì)算，最終將被測(cè)阻抗幅值及相位顯示在液晶上。

圖1 測(cè)量系統(tǒng)工作原理圖

2 系統(tǒng)硬件設(shè)計(jì)

測(cè)試儀硬件可劃分為系統(tǒng)控制模塊、FPGA信號(hào)處理模塊、采樣模塊、差分模塊、信號(hào)發(fā)生模塊等功能模塊構(gòu)成，硬件框圖如圖2所示。

圖2 硬件框圖

2.1 系統(tǒng)控制模塊

選用STM32單片機(jī)作為控制芯片，對(duì)被測(cè)元件的阻抗值進(jìn)行分析計(jì)算，根據(jù)測(cè)量值與初始設(shè)定的參數(shù)進(jìn)行比較，將比較結(jié)果反饋到測(cè)量模塊中選擇合適R0達(dá)到最優(yōu)測(cè)量狀態(tài)。

2.2 FPGA信號(hào)處理模塊

FFT核轉(zhuǎn)換數(shù)據(jù)長(zhǎng)度選擇512點(diǎn)，數(shù)據(jù)精度8bit，引擎結(jié)構(gòu)選擇單輸出結(jié)構(gòu)，引擎數(shù)為1，I/O數(shù)據(jù)流結(jié)構(gòu)選擇突發(fā)結(jié)構(gòu)，采用兩個(gè)雙口RAM核，深度均為512，寬度均為8bit，分別存放FFT核的實(shí)部和虛部數(shù)據(jù)。該模塊實(shí)現(xiàn)了信號(hào)數(shù)據(jù)的快速傅里葉變換，F(xiàn)FT算法流程圖如圖3所示。

圖3 FFT流程圖

2.3 差分采樣模塊

系統(tǒng)采用高速雙通道A/D轉(zhuǎn)換器AD9226作為采樣芯片，采樣時(shí)序通過FPGA產(chǎn)生。前級(jí)采用單端轉(zhuǎn)差分芯片AD8138，其差分輸出對(duì)平衡后級(jí)雙通道ADC的差分輸入起到重要作用。

3 系統(tǒng)軟件設(shè)計(jì)

軟件流程圖如圖4所示，為防止單片機(jī)復(fù)位，單片機(jī)首先要關(guān)閉看門狗，然后進(jìn)行時(shí)鐘初始化以及各個(gè)子模塊初始化。測(cè)量階段中，首先執(zhí)行鍵盤掃描子程序，設(shè)置信號(hào)發(fā)生器輸出頻率，通過FPGA驅(qū)動(dòng)A/D芯片對(duì)信號(hào)采集，對(duì)離散序列進(jìn)行FFT運(yùn)算，根據(jù)測(cè)量結(jié)果調(diào)整R0，對(duì)測(cè)量結(jié)果進(jìn)行修正，最終由液晶顯示測(cè)量結(jié)果。

圖4 軟件流程圖

4 實(shí)驗(yàn)測(cè)試

實(shí)驗(yàn)過程中正弦波信號(hào)頻率設(shè)置為2kHz，幅度設(shè)置為2V，先對(duì)電阻進(jìn)行測(cè)量，再對(duì)阻容串聯(lián)進(jìn)行測(cè)量，計(jì)算測(cè)量值與實(shí)際值之間的誤差，并對(duì)誤差進(jìn)行分析。

通過實(shí)驗(yàn)，測(cè)量結(jié)果如圖5～圖7所示。誤差公式為式(1)所示：

圖5 電阻測(cè)量結(jié)果

圖6 電阻與電容串聯(lián)模值測(cè)量結(jié)果

圖7 電阻與電容串聯(lián)相位測(cè)量結(jié)果

測(cè)量結(jié)果表明，電阻測(cè)量相對(duì)準(zhǔn)確，大電阻測(cè)量精度小于1%，而在測(cè)量小電阻時(shí)，由于模擬開關(guān)的導(dǎo)通電阻相對(duì)較大，故小電阻的測(cè)量結(jié)果誤差也相對(duì)較大。另外，元件的電阻值也會(huì)有一定的誤差，尤其是電容的測(cè)量。結(jié)果表明，阻抗幅值誤差小于10%，相位誤差在2%～10%之間。

結(jié)論：以實(shí)現(xiàn)低成本、高性能、便攜式阻抗測(cè)量?jī)x為目的，采用高速A/D實(shí)現(xiàn)被測(cè)信號(hào)與參考信號(hào)的同步采樣，提高測(cè)量速度；采用FFT算法，提取基波分量，實(shí)現(xiàn)精確的數(shù)字相位測(cè)量，能夠在較寬的頻率范圍內(nèi)使測(cè)試儀不受被測(cè)信號(hào)幅值和頻率的影響，測(cè)量精度高。