大連交通大學電氣信息工程學院 高璽皓 宋 智 金思辰 王佳睿 關(guān)鈞洋 劉 野

針對傳統(tǒng)阻抗測試儀體積較大、價格昂貴等問題，提出了基于FFT算法的便攜式阻抗測試儀。該測試儀采用STM32單片機及FPGA作為處理器，雙路高速A/D采樣芯片采集電壓信號，通過FFT算法對采集到的信號進行處理得到阻抗相位，同時將電壓信號分解為虛部和實部發(fā)送至單片機，對電壓實部和虛部信號進行矢量計算得到阻抗模值。經(jīng)過實驗研究，該測試儀性能穩(wěn)定，測量精度高。

1 系統(tǒng)結(jié)構(gòu)

本文提出了基于FFT算法實現(xiàn)便攜式阻抗測量儀，將矢量伏安法作為系統(tǒng)阻抗測量方法，并將其與FFT算法相結(jié)合，彌補了矢量伏安法不易測量相位的缺點，能夠在較寬的頻率范圍內(nèi)使被測信號幅值、頻率對測量儀性能影響較小，具有較高的測量精度。

阻抗測試儀系統(tǒng)框圖如圖1所示，信號合成單元產(chǎn)生正弦電流信號，信號通過測量接口中的待測阻抗Zx和參考電阻Rx，信號檢測單元對兩者的電壓進行采樣。FPGA對采樣信號進行FFT運算，得到兩段電壓的實部和虛部，并提取基波參數(shù)，實現(xiàn)相位測量。將FPGA處理得到的電壓實部和虛部數(shù)據(jù)傳送到單片機進行矢量伏安計算，最終將被測阻抗幅值及相位顯示在液晶上。

圖1 測量系統(tǒng)工作原理圖

2 系統(tǒng)硬件設(shè)計

測試儀硬件可劃分為系統(tǒng)控制模塊、FPGA信號處理模塊、采樣模塊、差分模塊、信號發(fā)生模塊等功能模塊構(gòu)成，硬件框圖如圖2所示。

圖2 硬件框圖

2.1 系統(tǒng)控制模塊

選用STM32單片機作為控制芯片，對被測元件的阻抗值進行分析計算，根據(jù)測量值與初始設(shè)定的參數(shù)進行比較，將比較結(jié)果反饋到測量模塊中選擇合適R0達到最優(yōu)測量狀態(tài)。

2.2 FPGA信號處理模塊

FFT核轉(zhuǎn)換數(shù)據(jù)長度選擇512點，數(shù)據(jù)精度8bit，引擎結(jié)構(gòu)選擇單輸出結(jié)構(gòu)，引擎數(shù)為1，I/O數(shù)據(jù)流結(jié)構(gòu)選擇突發(fā)結(jié)構(gòu)，采用兩個雙口RAM核，深度均為512，寬度均為8bit，分別存放FFT核的實部和虛部數(shù)據(jù)。該模塊實現(xiàn)了信號數(shù)據(jù)的快速傅里葉變換，F(xiàn)FT算法流程圖如圖3所示。

圖3 FFT流程圖

2.3 差分采樣模塊

系統(tǒng)采用高速雙通道A/D轉(zhuǎn)換器AD9226作為采樣芯片，采樣時序通過FPGA產(chǎn)生。前級采用單端轉(zhuǎn)差分芯片AD8138，其差分輸出對平衡后級雙通道ADC的差分輸入起到重要作用。

3 系統(tǒng)軟件設(shè)計

軟件流程圖如圖4所示，為防止單片機復位，單片機首先要關(guān)閉看門狗，然后進行時鐘初始化以及各個子模塊初始化。測量階段中，首先執(zhí)行鍵盤掃描子程序，設(shè)置信號發(fā)生器輸出頻率，通過FPGA驅(qū)動A/D芯片對信號采集，對離散序列進行FFT運算，根據(jù)測量結(jié)果調(diào)整R0，對測量結(jié)果進行修正，最終由液晶顯示測量結(jié)果。

圖4 軟件流程圖

4 實驗測試

實驗過程中正弦波信號頻率設(shè)置為2kHz，幅度設(shè)置為2V，先對電阻進行測量，再對阻容串聯(lián)進行測量，計算測量值與實際值之間的誤差，并對誤差進行分析。

通過實驗，測量結(jié)果如圖5～圖7所示。誤差公式為式(1)所示：

圖5 電阻測量結(jié)果

圖6 電阻與電容串聯(lián)模值測量結(jié)果

圖7 電阻與電容串聯(lián)相位測量結(jié)果

測量結(jié)果表明，電阻測量相對準確，大電阻測量精度小于1%，而在測量小電阻時，由于模擬開關(guān)的導通電阻相對較大，故小電阻的測量結(jié)果誤差也相對較大。另外，元件的電阻值也會有一定的誤差，尤其是電容的測量。結(jié)果表明，阻抗幅值誤差小于10%，相位誤差在2%～10%之間。

結(jié)論：以實現(xiàn)低成本、高性能、便攜式阻抗測量儀為目的，采用高速A/D實現(xiàn)被測信號與參考信號的同步采樣，提高測量速度；采用FFT算法，提取基波分量，實現(xiàn)精確的數(shù)字相位測量，能夠在較寬的頻率范圍內(nèi)使測試儀不受被測信號幅值和頻率的影響，測量精度高。