朱運(yùn)維，胡 堅(jiān)，賀文靜，李傳榮

（1.中國(guó)科學(xué)院空天信息創(chuàng)新研究院，北京 100094；2.中國(guó)科學(xué)院定量遙感信息技術(shù)重點(diǎn)實(shí)驗(yàn)室，北京 100094；3.中國(guó)科學(xué)院大學(xué)，北京 100049）

激光雷達(dá)（Light Detection and Ranging,LiDAR）技術(shù)能夠通過(guò)快速獲取和實(shí)時(shí)處理形成高精度地表多維信息，在國(guó)土資源調(diào)查、地形測(cè)量、林業(yè)、災(zāi)害評(píng)估等方面具有廣泛應(yīng)用[1-2]。LiDAR 系統(tǒng)獲取的測(cè)距數(shù)據(jù)需要經(jīng)過(guò)點(diǎn)云解算才能形成三維點(diǎn)云[3-5]，因此點(diǎn)云解算[1]是LiDAR 實(shí)時(shí)處理系統(tǒng)中的關(guān)鍵處理環(huán)節(jié)。點(diǎn)云解算包括激光雷達(dá)測(cè)距值及對(duì)應(yīng)姿態(tài)數(shù)據(jù)的處理，涉及大量的雙精度浮點(diǎn)數(shù)據(jù)的矩陣計(jì)算[6-7],具有計(jì)算量大，處理算法復(fù)雜的特點(diǎn)，給點(diǎn)云解算實(shí)時(shí)處理帶來(lái)了難度。

隨著超大規(guī)模集成電路技術(shù)的迅速發(fā)展，片上系統(tǒng)（System on a Chip,SoC）被廣泛應(yīng)用于計(jì)算機(jī)、電子通信和軍工等領(lǐng)域[8-9]。SoC 技術(shù)通過(guò)處理器、存儲(chǔ)器、各種控制接口和互聯(lián)總線的集成，進(jìn)一步減小了系統(tǒng)體積，并減少了系統(tǒng)中芯片之間的延遲，進(jìn)而提高了系統(tǒng)效率[10-12]。利用FPGA 對(duì)系統(tǒng)進(jìn)行硬件加速，能進(jìn)一步提升系統(tǒng)的運(yùn)算性能。

FPGA系統(tǒng)設(shè)計(jì)一般采取以具體應(yīng)用為主導(dǎo)的設(shè)計(jì)方法，設(shè)計(jì)產(chǎn)品也往往只能滿(mǎn)足單一使用場(chǎng)景[13-14]。數(shù)據(jù)輸入特性的改變會(huì)使系統(tǒng)消耗資源和布線情況發(fā)生明顯變化，重新設(shè)計(jì)會(huì)增加系統(tǒng)開(kāi)發(fā)成本和周期。文中面向激光點(diǎn)云解算應(yīng)用，設(shè)計(jì)了基于可配置陣列的架構(gòu)，提高了可配置路由支持系統(tǒng)的靈活可配置性；算法單元運(yùn)用流水線計(jì)算和并行陣列的策略，在一定程度上降低了系統(tǒng)與數(shù)據(jù)輸入的耦合性，不僅提升系統(tǒng)計(jì)算性能，而且支持靈活重構(gòu)。

1 激光點(diǎn)云解算原理

點(diǎn)云解算利用激光雷達(dá)系統(tǒng)輸出的觀測(cè)目標(biāo)測(cè)距數(shù)據(jù)，聯(lián)合激光雷達(dá)掃描時(shí)刻的位置姿態(tài)信息、測(cè)距數(shù)據(jù)，采用陣列推掃式機(jī)載激光雷達(dá)三維點(diǎn)云解算模型，具體地將激光掃描坐標(biāo)系下獲取的測(cè)距值通過(guò)激光掃描坐標(biāo)系、IMU 坐標(biāo)系、導(dǎo)航投影坐標(biāo)系以及地心坐標(biāo)系的坐標(biāo)轉(zhuǎn)換，獲得每個(gè)激光腳點(diǎn)精確的三維空間坐標(biāo)，如圖1 所示。解算過(guò)程需要利用動(dòng)態(tài)檢校參數(shù)進(jìn)行校正處理，以提高處理精度；同時(shí),需進(jìn)行粗差剔除操作，目的是降低目標(biāo)誤判概率和設(shè)備誤差的影響。

圖1 點(diǎn)云解算算法處理流程

2 可配置陣列架構(gòu)設(shè)計(jì)與實(shí)現(xiàn)

2.1 可配置陣列架構(gòu)設(shè)計(jì)

為實(shí)現(xiàn)點(diǎn)云解算的實(shí)時(shí)處理和面向不同觀測(cè)載荷的靈活處理，文中設(shè)計(jì)了基于可重構(gòu)陣列的點(diǎn)云解算FPGA 系統(tǒng)架構(gòu)。點(diǎn)云解算FPGA 系統(tǒng)需要完成數(shù)據(jù)的路由發(fā)送和計(jì)算處理，具體架構(gòu)包括數(shù)據(jù)處理模塊、路由模塊以及控制模塊。其中，數(shù)據(jù)處理模塊使用路由緩存以及計(jì)算單元的陣列形式，保證數(shù)據(jù)的靈活實(shí)時(shí)處理；路由模塊發(fā)送LiDAR 距離姿態(tài)數(shù)據(jù)，通過(guò)配置路由使系統(tǒng)具有靈活性；控制模塊監(jiān)控系統(tǒng)的流水運(yùn)行狀態(tài)。圖2 所示為點(diǎn)云解算FPGA 可重構(gòu)陣列的總體設(shè)計(jì)結(jié)構(gòu)。

圖2 點(diǎn)云解算FPGA可重構(gòu)陣列結(jié)構(gòu)

點(diǎn)云解算算法處理流程復(fù)雜、運(yùn)算量大，其單流向數(shù)據(jù)處理的特點(diǎn)可以通過(guò)流水線設(shè)計(jì)實(shí)現(xiàn)算法的高效處理；而且點(diǎn)云解算在不同觀測(cè)載荷下數(shù)據(jù)獲取多變，也適合使用并行陣列進(jìn)一步開(kāi)發(fā)。因此，文中采用基于AXI-4 協(xié)議的高速傳輸方式，采用流水線和并行陣列混合的設(shè)計(jì)方式。

2.2 點(diǎn)云解算處理模塊設(shè)計(jì)

處理模塊設(shè)計(jì)是算法在FPGA 實(shí)現(xiàn)的重要步驟，其結(jié)構(gòu)包含算法處理單元和數(shù)據(jù)緩存單元兩個(gè)部分。復(fù)雜算法的流水實(shí)現(xiàn)需要進(jìn)行算法的單元分割，從而將復(fù)雜的算法簡(jiǎn)化，為陣列和流水線的獨(dú)立實(shí)現(xiàn)奠定基礎(chǔ)。文中將點(diǎn)云解算分為激光雷達(dá)測(cè)距值及其姿態(tài)數(shù)據(jù)解算、矩陣變換和高斯投影3個(gè)算法，并對(duì)每個(gè)算法模塊進(jìn)行流水線設(shè)計(jì)，獨(dú)立驗(yàn)證算法的正確性。

算法處理模塊使用流水線設(shè)計(jì)方法，將算法的組合邏輯進(jìn)一步系統(tǒng)地分割，在各個(gè)分級(jí)之間插入寄存器，將復(fù)雜操作分解為能并行的簡(jiǎn)單操作，以提高數(shù)據(jù)吞吐率。

假設(shè)在T循環(huán)內(nèi)完成對(duì)每個(gè)激光雷達(dá)點(diǎn)元的處理，共需處理N個(gè)點(diǎn)元，在流水線設(shè)計(jì)前所需時(shí)鐘T1=N×T，流水線設(shè)計(jì)所需時(shí)鐘T2=(N-1)×T0+T，流水線效率提升倍數(shù)如下：

點(diǎn)云解算流水線設(shè)計(jì)示意圖如圖3 所示。

圖3 點(diǎn)云解算流水線設(shè)計(jì)示意圖

Xilinx HLS 開(kāi)發(fā)環(huán)境提供了兩種流水線指令：①u(mài)nroll 和pipeline，unroll 指令會(huì)完全展開(kāi)算法以達(dá)到最大并行，造成資源過(guò)度使用；②pipeline 優(yōu)化指令中的迭代間隔約束因子（Initiation Interval,II）表示流水線發(fā)起間隔的周期數(shù)。通過(guò)改變迭代間隔約束因子得到不同性能的流水線，同時(shí)考慮開(kāi)發(fā)板資源可使用量，并結(jié)合點(diǎn)云解算具有按描行存儲(chǔ)處理數(shù)據(jù)的特點(diǎn)，采用基于AXI-4 協(xié)議的DMA 傳輸方式。AXI-4 是基于VALID/READY 的握手機(jī)制數(shù)據(jù)傳輸協(xié)議，傳輸端使用VALID 標(biāo)明地址/控制信號(hào)、數(shù)據(jù)有效，目的端使用READY 標(biāo)明其能夠接受信息，讀和寫(xiě)數(shù)據(jù)通道獨(dú)立，支持低成本的直接存儲(chǔ)器訪問(wèn)DMA 傳輸。同時(shí)，該協(xié)議基于開(kāi)始地址的猝發(fā)式傳輸，具有廣泛的IP 可擴(kuò)展性，為陣列并行電路設(shè)計(jì)的控制設(shè)計(jì)提供基礎(chǔ)。整合算法模塊時(shí)，為實(shí)現(xiàn)不同時(shí)序的銜接,需要設(shè)計(jì)數(shù)據(jù)緩存。點(diǎn)云解算中矩陣變換通過(guò)坐標(biāo)系轉(zhuǎn)換的運(yùn)算輸出坐標(biāo)為(x,y,z)，將高程值z(mì)直接輸出；高斯投影只對(duì)其中的x,y坐標(biāo)進(jìn)行投影操作。利用AXI-4 協(xié)議數(shù)據(jù)有效信號(hào)實(shí)現(xiàn)了矩陣變換和高斯投影間數(shù)據(jù)的正確緩存。

2.3 可配置路由設(shè)計(jì)

文中路由結(jié)構(gòu)由實(shí)現(xiàn)數(shù)據(jù)分配的FIFO 緩存區(qū)構(gòu)成。通過(guò)實(shí)現(xiàn)數(shù)據(jù)分配，基于AXI-4 協(xié)議設(shè)計(jì)控制邏輯，使路由實(shí)現(xiàn)手動(dòng)配置；路由單元配合控制單元監(jiān)控?cái)?shù)據(jù)傳輸和處理進(jìn)度，最終使系統(tǒng)能夠通過(guò)可配置路由實(shí)現(xiàn)靈活的數(shù)據(jù)處理。

結(jié)合FPGA 內(nèi)部存儲(chǔ)資源充足、訪問(wèn)速度快以及激光雷達(dá)系統(tǒng)具有按掃描行處理數(shù)據(jù)的特點(diǎn)，使用FPGA 內(nèi)部的存儲(chǔ)類(lèi)資源BRAM 和查找表LUT 建立基于先入先出隊(duì)列（First Input First Output，F(xiàn)IFO）的數(shù)據(jù)緩存區(qū)，并對(duì)AXI-4 協(xié)議進(jìn)行擴(kuò)展，使數(shù)據(jù)順序?qū)懭胱x出。以三陣列對(duì)應(yīng)路由為例，在初始計(jì)數(shù)器cnt 自增的情況下，將待處理數(shù)據(jù)Input 按照掃描行寫(xiě)入對(duì)應(yīng)陣列的緩存buffer，緩存完成時(shí)緩存計(jì)數(shù)器buffercnt進(jìn)行自增。緩存計(jì)數(shù)器自增至三且AXI-4協(xié)議中的Input_valid 信號(hào)置低時(shí)，表示所有掃描行數(shù)據(jù)完成緩存，此時(shí)拉高calStart 信號(hào)啟動(dòng)并行計(jì)算，控制過(guò)程如圖4 所示。

圖4 FIFO數(shù)據(jù)緩存控制時(shí)序圖

在陣列配置方面，文中利用AXI-4 協(xié)議在陣列頂層模塊中手動(dòng)修改配置,支持不同數(shù)目的單元并行計(jì)算，對(duì)應(yīng)不同觀測(cè)載荷的數(shù)據(jù)獲取。頂層模塊聲明了可配置路由和可整體增減的單元兩部分定義，包括陣列數(shù)目和輸入數(shù)據(jù)緩存區(qū)、基于AXI-4 的處理單元和控制接口及計(jì)算部分。重配置時(shí)修改陣列數(shù)目num，添加對(duì)應(yīng)路由緩存區(qū)buffer 的定義；處理單元和控制接口以及計(jì)算部分實(shí)現(xiàn)一次獨(dú)立的處理，根據(jù)陣列數(shù)目可整體增減，體現(xiàn)AXI-4 協(xié)議的IP擴(kuò)展性。偽代碼如下:

配置過(guò)程采用靜態(tài)可重構(gòu)系統(tǒng)的設(shè)計(jì)方法[15-16]，在一次配置完成后手動(dòng)修改路由配置參數(shù)，完成重新固化，再燒寫(xiě)比特流運(yùn)行，大大縮短設(shè)計(jì)周期。

3 性能分析

實(shí)驗(yàn)采用Xilinx 公司的Kintex-7開(kāi)發(fā)板，其核心芯片為XC7K420T，實(shí)驗(yàn)時(shí)FPGA 時(shí)鐘頻率為100 MHz。

實(shí)驗(yàn)具體從流水線、路由與系統(tǒng)性能3 個(gè)方面進(jìn)行分析。流水線性能包括迭代間隔因子對(duì)流水線資源消耗和時(shí)耗的影響；在路由與系統(tǒng)性能方面，比較了不同實(shí)現(xiàn)方式的系統(tǒng)總時(shí)耗以及對(duì)應(yīng)的路由單元資源消耗。

3.1 流水線性能

文中設(shè)計(jì)在算法分割上將點(diǎn)云解算分為L(zhǎng)iDAR測(cè)距值及其姿態(tài)數(shù)據(jù)解算、矩陣變換和高斯投影3 個(gè)功能模塊，分別設(shè)計(jì)了3 個(gè)算法處理單元并采用流水線處理來(lái)提升處理效率。流水線迭代間隔因子影響流水線性能，實(shí)驗(yàn)分析了在處理一行360 個(gè)點(diǎn)元的情況下，迭代間隔因子對(duì)流水線的時(shí)鐘周期和資源消耗的影響。以矩陣變換算法為例，資源消耗綜合結(jié)果包括4 類(lèi)硬件資源：存儲(chǔ)資源BRAM、專(zhuān)用計(jì)算塊DSP、觸發(fā)器FF 和查找表LUT，如表1 所示。

表1 矩陣變換硬件資源消耗和時(shí)鐘周期

從表1 可知，隨著迭代間隔因子的降低，流水線效率明顯提高，但4 類(lèi)硬件資源消耗逐漸增加；文中設(shè)計(jì)的可重構(gòu)陣列實(shí)現(xiàn)并行處理既要提高處理效率，又需要避免并行實(shí)現(xiàn)時(shí)產(chǎn)生布線擁擠的情況，選取II=70 作為矩陣變換模塊的最終迭代間隔因子,進(jìn)行流水線性能控制。

3.2 可配置路由與系統(tǒng)性能

LiDAR 數(shù)據(jù)具有按掃描行獲取并處理的特點(diǎn)，對(duì)應(yīng)的每個(gè)處理單元以行為單位處理數(shù)據(jù)。文中針對(duì)兩種不同LiDAR 數(shù)據(jù)處理場(chǎng)景分別設(shè)計(jì)實(shí)驗(yàn)：當(dāng)掃描頻率變化時(shí)通過(guò)配置路由并使用獨(dú)立單元、雙單元和三單元處理LiDAR 數(shù)據(jù)，驗(yàn)證數(shù)據(jù)并行處理的高效性；LiDAR 每行獲取數(shù)據(jù)的幅寬也會(huì)變化，對(duì)應(yīng)模擬3 種每行點(diǎn)元數(shù)不同的LiDAR 數(shù)據(jù)并使用不同的實(shí)現(xiàn)方式處理，驗(yàn)證該設(shè)計(jì)能夠在一定程度上降低系統(tǒng)與數(shù)據(jù)的耦合性，提高系統(tǒng)可擴(kuò)展性。

1）實(shí)驗(yàn)在可配置路由的基礎(chǔ)上，通過(guò)不同數(shù)目單元并行處理驗(yàn)證處理效率。以每行處理120 像元數(shù)據(jù)為例，選取6.6 s 掃描的數(shù)據(jù)，行頻100 Hz，數(shù)據(jù)行數(shù)為666 行，每行數(shù)據(jù)量為480 Byte，每行對(duì)應(yīng)的載荷位置數(shù)據(jù)量為56 B，總數(shù)據(jù)量為348 kB。通過(guò)不同的實(shí)現(xiàn)方式，仿真實(shí)現(xiàn)了666 包數(shù)據(jù)并行計(jì)算輸出數(shù)據(jù)的結(jié)果。表2 給出了獨(dú)立單元、雙單元和三單元的點(diǎn)云解算處理時(shí)耗對(duì)比，不同實(shí)現(xiàn)方式對(duì)應(yīng)的路由資源消耗如表3 所示。

表2 像元數(shù)120的點(diǎn)云解算時(shí)耗對(duì)比

由表2 可知，文中設(shè)計(jì)的雙單元和三單元處理666 行數(shù)據(jù)時(shí)用時(shí)分別為52.47 ms 和34.98 ms，對(duì)應(yīng)實(shí)際獲取數(shù)據(jù)時(shí)間為6.6 s 的掃描數(shù)據(jù),滿(mǎn)足激光雷達(dá)掃描頻率每行120 個(gè)點(diǎn)元數(shù)據(jù)的實(shí)時(shí)處理需求；從時(shí)鐘周期上，雙單元和三單元的并行加速效率為1.62 倍和2.43 倍。由表3 可知，不同實(shí)現(xiàn)方式的數(shù)據(jù)分配過(guò)程不同，對(duì)應(yīng)路由的BRAM 資源變化接近線性關(guān)系，表明系統(tǒng)通過(guò)路由靈活配置和并行單元的實(shí)現(xiàn)方式提升了處理效率。

表3 路由資源消耗對(duì)比

2）不同LiDAR 載荷的每行掃描幅寬往往不同，為了驗(yàn)證文中設(shè)計(jì)處理不同掃描幅寬數(shù)據(jù)的高效性與靈活性，分別模擬了3 種LiDAR 數(shù)據(jù)，像元數(shù)分別為120、240、360，LiDAR 行頻均為100 Hz，選取時(shí)間為6.6 s 的掃描數(shù)據(jù)。根據(jù)數(shù)據(jù)處理規(guī)模，分別通過(guò)獨(dú)立單元、雙單元和三單元的陣列方式實(shí)現(xiàn)，對(duì)應(yīng)的系統(tǒng)總資源消耗與時(shí)耗分別如表4 和表5 所示。

表4 系統(tǒng)總資源消耗對(duì)比

由表4 可知，系統(tǒng)通過(guò)不同實(shí)現(xiàn)方式處理不同規(guī)模數(shù)據(jù)，對(duì)應(yīng)的總資源消耗接近線性關(guān)系；在表5中，文中通過(guò)并行單元設(shè)計(jì)處理666 行3 種特性的數(shù)據(jù)用時(shí)分別為85.01 ms、104.90 ms、114.94 ms，滿(mǎn)足激光雷達(dá)掃描頻率下每行數(shù)據(jù)的實(shí)時(shí)處理需求，表明該設(shè)計(jì)方法能夠通過(guò)簡(jiǎn)單的參數(shù)配置進(jìn)行系統(tǒng)資源重構(gòu)，靈活高效地實(shí)現(xiàn)不同LiDAR 數(shù)據(jù)的處理。

表5 不同數(shù)據(jù)規(guī)模點(diǎn)云解算系統(tǒng)性能對(duì)比

4 結(jié)論

文中采用基于可配置陣列的設(shè)計(jì)方法，設(shè)計(jì)并實(shí)現(xiàn)了激光點(diǎn)云解算的FPGA 系統(tǒng)。在Xilinx 公司的Kintex-7 開(kāi)發(fā)板上通過(guò)流水線設(shè)計(jì)和并行陣列設(shè)計(jì)處理單元，以及利用AXI-4 協(xié)議設(shè)計(jì)可配置路由的方法，實(shí)現(xiàn)了靈活配置的點(diǎn)云解算FPGA 多陣列處理設(shè)計(jì)。實(shí)驗(yàn)結(jié)果表明，文中的激光點(diǎn)云解算FPGA 多陣列設(shè)計(jì)能夠滿(mǎn)足平臺(tái)的實(shí)時(shí)性處理以及不同觀測(cè)載荷的點(diǎn)云解算任務(wù)處理需求，降低了系統(tǒng)與輸入數(shù)據(jù)間耦合性，為車(chē)載、航空、衛(wèi)星等實(shí)時(shí)處理平臺(tái)應(yīng)用提供了一種適應(yīng)不同數(shù)據(jù)率且資源可配置的FPGA 并行處理架構(gòu)設(shè)計(jì)思路，在同類(lèi)型載荷FPGA 實(shí)時(shí)處理系統(tǒng)開(kāi)發(fā)中能減少因數(shù)據(jù)獲取速率變化導(dǎo)致FPGA 系統(tǒng)的額外設(shè)計(jì)，為遙感數(shù)據(jù)實(shí)時(shí)并行處理提供了支持。