錢 香，陸亞青

（無(wú)錫科技職業(yè)學(xué)院，江蘇 無(wú)錫 214028）

0 引 言

CMOS電路是同時(shí)采用NMOS管和PMOS管構(gòu)成的一種電路，這種電路的優(yōu)點(diǎn)是結(jié)構(gòu)簡(jiǎn)單且規(guī)則，靜態(tài)功耗非常小，所以在大規(guī)模和超大規(guī)模集成電路中用的較多[1]。CMOS反相器是靜態(tài)CMOS邏輯電路的基本單元之一，下面先分析CMOS反相器的工作原理，再輔以軟件仿真，分析其直流特性和瞬態(tài)特性[2,3]。

1 CMOS反相器的設(shè)計(jì)

文中設(shè)計(jì)的CMOS反相器中，NMOS管寬長(zhǎng)比為2，PMOS管寬長(zhǎng)比為5，輸入信號(hào)為Vin，輸出信號(hào)為Vout。輸入低電平時(shí)，NMOS管截止，PMOS管導(dǎo)通，輸出為高電平，輸入高電平時(shí)，NMOS管導(dǎo)通，PMOS管截止，輸出為低電平[4,5]。CMOS反相器的輸出電壓在0～VDD之間，是一種無(wú)比電路。

2 CMOS反相器的直流特性

直流輸入下，CMOS反相器輸出電壓隨輸入電平的變化關(guān)系即直流電壓傳輸特性[6-8]。輸入信號(hào)Vin從0增加到VDD，NMOS管一開(kāi)始工作于截止區(qū)，然后進(jìn)入飽和區(qū)，最后進(jìn)入非飽和區(qū)。PMOS一開(kāi)始工作于非飽和區(qū)，然后進(jìn)入飽和區(qū)，最后進(jìn)入截止區(qū)[1]。結(jié)合MOS管工作區(qū)域的條件，將輸入信號(hào)用線段表示，并在線段上將MOS管的工作區(qū)標(biāo)注出來(lái)，如圖1所示。Vit是反相器電壓傳輸特性中輸入和輸出相等時(shí)對(duì)應(yīng)的輸入信號(hào)電壓值，叫轉(zhuǎn)換電平，也是CMOS反相器輸出發(fā)生明顯變化的轉(zhuǎn)折點(diǎn)[7]。

圖1 MOS管工作區(qū)域

設(shè)置CMOS反相器電源電壓為5 V，對(duì)輸入信號(hào)進(jìn)行DC掃描，掃描范圍為0～5 V，得到CMOS反相器的直流電壓傳輸特性曲線如圖2所示。從圖中可以看出，輸入電壓較小時(shí)輸出電壓為5 V，輸入電壓較大時(shí)輸出電壓為0 V。輸入信號(hào)等于Vit時(shí)，理想情況下輸出電壓直線下降，實(shí)際情況下由于溝道長(zhǎng)度調(diào)制效應(yīng)等原因，是一段變化很陡的曲線。

圖2 CMOS反相器的直流電壓傳輸特性曲線

3 CMOS反相器的瞬態(tài)特性

在輸入階躍波的條件下，反相器的瞬態(tài)特性可以用反相器的上升時(shí)間和下降時(shí)間來(lái)表示。上升時(shí)間tr定義為使反相器的輸出電平從0.1VDD上升到0.9VDD所需要的時(shí)間，下降時(shí)間tf定義為輸出電平從0.9VDD下降到0.1VDD所需要的時(shí)間。設(shè)置圖1的CMOS反相器電源電壓為5 V，輸出端增加一個(gè)2 pF的負(fù)載電容，輸入信號(hào)設(shè)置為周期為1 μs的方波，對(duì)電路進(jìn)行瞬態(tài)仿真，得到CMOS反相器的瞬態(tài)特性曲線。由瞬態(tài)特性曲線可知輸入信號(hào)為高電平時(shí)輸出為低電平，輸入信號(hào)為低電平時(shí)輸出為高電平，電路實(shí)現(xiàn)反相的功能。由CMOS反相器的電路圖分析可以得到，在輸出高電平狀態(tài)或輸出低電平狀態(tài)時(shí)，CMOS反相器中只有一個(gè)MOS晶體管導(dǎo)通，理論上不存在直流導(dǎo)通電流，沒(méi)有靜態(tài)功耗，這是CMOS電路的最大優(yōu)點(diǎn)[9,10]。

根據(jù)上升時(shí)間和下降時(shí)間的定義，可以得到上升時(shí)間和下降時(shí)間的表達(dá)式分別為：

從表達(dá)式中可得，上升時(shí)間和下降時(shí)間與負(fù)載電容的大小、MOS管寬長(zhǎng)比的大小有關(guān)[1]。改變電路中的參數(shù)分別進(jìn)行仿真，結(jié)果記錄如表1所示。

一般在設(shè)計(jì)反相器時(shí)要求輸出波形對(duì)稱，即上升時(shí)間和下降時(shí)間相等。從表1的數(shù)據(jù)分析可以得到，當(dāng)NMOS管寬長(zhǎng)比為2，PMOS管寬長(zhǎng)比為5時(shí)，CMOS反相器的上升時(shí)間和下降時(shí)間近似相等。在負(fù)載電容不變的情況下，上升時(shí)間隨PMOS管寬長(zhǎng)比的增大而減小，而下降時(shí)間隨NMOS管寬長(zhǎng)比的增大而減小。

4 結(jié) 論

本文用Cadence設(shè)計(jì)了一個(gè)對(duì)稱型CMOS反相器，并對(duì)電路進(jìn)行了直流特性和瞬態(tài)特性仿真，驗(yàn)證了上升時(shí)間、下降時(shí)間與負(fù)載電容的大小、MOS管寬長(zhǎng)比的大小有關(guān)，且PMOS管寬長(zhǎng)比影響上升時(shí)間的大小，NMOS管寬長(zhǎng)比影響下降時(shí)間的大小。CMOS反相器是靜態(tài)CMOS邏輯電路中的基本單元之一，理解其工作原理及特性對(duì)設(shè)計(jì)其他靜態(tài)CMOS邏輯電路起到至關(guān)重要的作用。