譚衛(wèi)娟

(西安航空職業(yè)技術(shù)學(xué)院，西安 710089)

0 引言

飛機飛行數(shù)據(jù)實時監(jiān)控是飛行安全保障的關(guān)鍵環(huán)節(jié)。發(fā)動機作為飛機的核心部件，其運行狀態(tài)與飛行安全緊密相關(guān)。隨著航空技術(shù)的進步和發(fā)展，航空發(fā)動機的結(jié)構(gòu)越來越復(fù)雜，而影響飛行安全的發(fā)動機結(jié)構(gòu)強度絕大多數(shù)是由高速振動導(dǎo)致。航空發(fā)動機高速振動信號異常，其結(jié)果會引起發(fā)動機損傷，甚至危及飛行安全[1]。因而在空中飛行或地面試驗過程中，必須要對航空發(fā)動機的振動情況進行實時監(jiān)控，并提供故障診斷信息，以此確保飛行安全。

由于發(fā)動機結(jié)構(gòu)動態(tài)振動參數(shù)受現(xiàn)有理論模型的局限很難預(yù)測，且由于其復(fù)雜的幅頻特性，其測試比較復(fù)雜[2]。目前國內(nèi)主要研究是在LabVIEW基礎(chǔ)上研究發(fā)動機運行狀態(tài)監(jiān)控和故障診斷系統(tǒng)，進行了較強的理論研究和設(shè)計開發(fā)，但在工程應(yīng)用上仍未成熟[3-4]。本文針對發(fā)動機的動態(tài)高速振動信號測試，在傳統(tǒng)測試原理的基礎(chǔ)上，設(shè)計開發(fā)了一種新型測試系統(tǒng)，在工程應(yīng)用中實現(xiàn)了動態(tài)高速振動信號的實時信號采集、數(shù)據(jù)處理和安全監(jiān)控，供飛行員或飛行指揮員判斷飛機狀態(tài)并做出相應(yīng)處理措施，同時也為后期故障診斷維修提供數(shù)據(jù)依據(jù)。

1 系統(tǒng)工作原理

航空發(fā)動機高速振動智能檢測監(jiān)控系統(tǒng)主要用于實現(xiàn)航空發(fā)動機高速振動信號的實時獲取、記錄與實時檢測分析和故障診斷等功能。通過上位機的數(shù)據(jù)處理、存儲及監(jiān)控軟件，實時監(jiān)控發(fā)動機高速振動信號的狀態(tài)，為飛行指揮員提供所需數(shù)據(jù)。

系統(tǒng)工作原理如圖1所示。當航空發(fā)動機運轉(zhuǎn)時，安裝于發(fā)動機部位的振動信號傳感器和應(yīng)變傳感器通過信號調(diào)理器進行濾波、A/D轉(zhuǎn)換等初步處理，高速振動智能檢測監(jiān)控系統(tǒng)對多路信號進行同步采樣，并實時進行數(shù)據(jù)處理和存儲。同時，系統(tǒng)可通過RS422或以太網(wǎng)接口與筆記本電腦進行數(shù)據(jù)通信，測試工程師可通過電腦中的數(shù)據(jù)處理、存儲及監(jiān)控軟件，對發(fā)動機狀態(tài)進行實時監(jiān)控和數(shù)據(jù)處理。

系統(tǒng)最多可以對16路振動信號進行同步采集，單通道采樣率最高可達到20 K，振動信號電壓輸入范圍為-5 V(峰值)，對原始信號的采集精度為16位。同時，系統(tǒng)可對4路模擬測速進行測速(-15～+15 V，判決門限<2 V判決位低，>6 V判決位高)；通過422總線接收發(fā)動機總線參數(shù)或者機載采集設(shè)備的數(shù)據(jù)包，并進行數(shù)據(jù)解析獲取多路轉(zhuǎn)速信號。

圖1 系統(tǒng)工作原理框圖

2 系統(tǒng)設(shè)計

為保證系統(tǒng)的通用性、提高模塊化程度，航空發(fā)動機高速振動智能檢測監(jiān)控系統(tǒng)采用了標準CPCI插卡結(jié)構(gòu)進行設(shè)計，該結(jié)構(gòu)形式在電信、鐵路、軍事等領(lǐng)域廣泛應(yīng)用，經(jīng)過了充分驗證，可有效提升產(chǎn)品可靠性及功能板卡可復(fù)用性和可置換能力，從而為設(shè)備擴容和產(chǎn)品升級提供便利。航空發(fā)動機高速振動智能檢測監(jiān)控系統(tǒng)主要由控制與數(shù)據(jù)記錄板、信號采集與處理模塊、配套電源模塊以及加固機箱等組成。

信號采集與處理模塊共兩塊，分別標識為AD1、AD2，用于完成16路振動信號(單板8路)的實時采集與解算功能；信號檢測與數(shù)據(jù)記錄模塊用于完成高速振動信號實時檢測設(shè)備的系統(tǒng)設(shè)定、振動信號的實時存儲、數(shù)據(jù)回放及狀態(tài)輸出等功能；配套電源模塊實現(xiàn)系統(tǒng)電源EMC濾波，輸入電源監(jiān)控、內(nèi)、外供電切換以及設(shè)備內(nèi)部供電。

軟件設(shè)計包括DSP軟件及PowerPC軟件兩部分，其中，DSP軟件設(shè)備的核心軟件，完成振動信號的采集、記錄和實時分析功能，提供所需的振動參數(shù)頻譜、功率譜圖等。軟件采用模塊化結(jié)構(gòu)設(shè)計，各個功能模塊之間獨立開發(fā)，沒有直接耦合，通過調(diào)用庫函數(shù)進行數(shù)據(jù)傳輸。極大提升了軟件的適應(yīng)性和靈活性，采用復(fù)用、可配置等方法，能夠支持可變化的邏輯結(jié)構(gòu)的實現(xiàn)，同時也允許系統(tǒng)的分步建成。

2.1 信號采集與處理模塊(AD-DSP)設(shè)計

信號采集與處理模塊(AD-DSP)用于實現(xiàn)振動信號的采樣與實時解算，主要由16路AD通道、FPGA、DSP、SRAM、FLASH等模塊組成，其設(shè)計如圖2所示。

圖2 信號采集與處理模塊設(shè)計框圖

由于發(fā)動機振動參數(shù)要求采樣率高，數(shù)據(jù)量和參數(shù)計算量大，因而采用傳統(tǒng)DSP技術(shù)面臨片內(nèi)RAM容量不夠，需頻繁訪問片外RAM造成DSP速度大幅度下降的不足。同時，考慮到參數(shù)算法計算量非常大，單顆DSP速度不足。設(shè)計方案采用內(nèi)嵌在FPGA中多核DSP來實現(xiàn)參數(shù)高速解析計算。

信號采集與處理模塊板載高性能32/40位浮點DSP芯片，最高主頻可達400 M，DSP型號為ADSP-21489處理器。該DSP采用Super Harvard架構(gòu)，具有大容量片內(nèi)SRAM，并提供創(chuàng)新的數(shù)字應(yīng)用接口。ADSP-21489 DSP芯片具有強大的運算功能，利用SIMD計算硬件并以400 MHz速率運行時，浮點處理能力可達2.4 GFLOPS。除了強大的運算能力外，該DSP也包括了豐富的系統(tǒng)外設(shè)，如外部端口接口(SDRAM、AMI)、串行端口(SPORT、SPI、UART等)、FIR、IIR、FFT加速器、脈沖寬度調(diào)制(PWM)等。每塊AD-DSP板包括16路AD采集通道，采用4片ADI數(shù)據(jù)采集芯片AD7606-4實現(xiàn)，并通過板載同步信號實現(xiàn)兩塊AD-DSP板的同步采集。芯片結(jié)構(gòu)設(shè)計如圖3所示。

圖3 芯片結(jié)構(gòu)設(shè)計圖

信號采集與處理模塊采用AD7606-4實現(xiàn)振動信號采集，單板可完成16通道振動信號的同步采集與信號處理，電壓輸入范圍為-5～5 V，并可通過外部配置電阻配置為-10～10 V。硬件設(shè)計中，每個ADC芯片中的4個通道采樣率相同，通過DSP對采樣點進行軟件抽取，可實現(xiàn)各通道采樣率的調(diào)整控制。

振動信號ADC數(shù)據(jù)采集、信號處理及傳輸存儲均在DSP和FPGA支撐軟件控制下實現(xiàn)，并通過ADSP-21489處理器SPORT接口進行傳輸。SPORT接口由2根數(shù)據(jù)線，1根時鐘線和1根幀同步信號組成，最高通信速率可達12.5 MB/s。

通過對數(shù)據(jù)的分析，設(shè)計緩沖區(qū)為環(huán)形結(jié)構(gòu)，每個緩沖區(qū)大小512字，存儲一個FPGA輸出的完整格式數(shù)據(jù)幀。輪詢讀寫控制器設(shè)計為公平輪詢方式，對多個數(shù)據(jù)通道的緩沖區(qū)數(shù)據(jù)讀請求進行響應(yīng)。多個通道同時工作時，起始狀態(tài)默認通道0具有最高優(yōu)先級，通道0的數(shù)據(jù)接收緩沖區(qū)被服務(wù)過后，優(yōu)先級降為最低，此時通道1的優(yōu)先級變?yōu)樽罡撸来晤愅茖崿F(xiàn)。

2.2 信號檢測與數(shù)據(jù)記錄模塊(MPU)設(shè)計

MPU模塊主要用于實現(xiàn)振動信號監(jiān)控設(shè)備的系統(tǒng)設(shè)定、狀態(tài)輸出、系統(tǒng)調(diào)度與管理，以及數(shù)據(jù)記錄等功能。該功能模塊主要由PowerPC核心板、FPGA、電子盤等組成，如圖4所示。

圖4 監(jiān)控與數(shù)據(jù)記錄模塊(MPU)設(shè)計框圖

下面主要對模塊的核心部件：PowerPC核心板卡和FPGA設(shè)計進行說明[5]。

2.2.1 PowerPC核心板卡

PowerPC核心板卡主要由MPC8315 CPU構(gòu)成，包括MPC8315E處理器、256MDDR2存儲器、32MFLASH、32G電子盤、以太網(wǎng)接口等。用于高速振動信號實時檢測設(shè)備的系統(tǒng)管理及狀態(tài)指示、匯報。其組成如圖5所示。

圖5 PowerPC核心板卡設(shè)計框圖

PowerPC數(shù)據(jù)處理流程為：FPGA按照設(shè)定采樣率將采集數(shù)據(jù)通過ADC轉(zhuǎn)換讀入內(nèi)部FIFO，當FIFO非空時，數(shù)據(jù)按照采樣同道分別寫入ADC緩存和SRAM隊列。當隊列中的數(shù)據(jù)達到緩存長度觸發(fā)中斷時，DSP申請控制讀取，獲取緩存隊列訪問權(quán)。

DSP讀取數(shù)據(jù)后，按照公式進行振動信號分析并調(diào)用SPORT數(shù)據(jù)發(fā)送函數(shù)，在數(shù)據(jù)解算的同時，以DMA方式同步進行數(shù)據(jù)發(fā)送，將解算后的數(shù)據(jù)傳輸至MPU板卡。數(shù)據(jù)傳輸通過SPORT0和SPORT1兩個SPORT接口配合，以消息方式實現(xiàn)。在設(shè)計時主要關(guān)注的是，數(shù)據(jù)傳輸首先要通過SPORT0接口發(fā)送消息參數(shù)，完成后在通過SPORT1接口傳輸消息ID和參數(shù)長度信息。

系統(tǒng)配備兩塊固態(tài)盤，兩塊固態(tài)盤互為備份，100%數(shù)據(jù)存儲是以磁盤操作的方式存在第一塊固態(tài)盤上，存儲格式符合IRIGB第十章格式。在接收線程中，網(wǎng)絡(luò)原始數(shù)據(jù)首先排列放置在64 Mbytes的環(huán)形緩存中，每滿8 Mbytes設(shè)置數(shù)據(jù)準備好標志為真。數(shù)據(jù)存儲線程檢測到數(shù)據(jù)準備好標志為真時，從環(huán)形緩存中相應(yīng)數(shù)據(jù)所放置位置將8 Mbytes數(shù)據(jù)存儲在磁盤上。數(shù)據(jù)接收存儲格式采用符合IRIG106第10章的格式，為了便于數(shù)據(jù)回放，按照固定長度將數(shù)據(jù)分塊存放。

結(jié)合數(shù)據(jù)存儲數(shù)據(jù)格式，數(shù)據(jù)存儲過程如圖6所示。設(shè)備每次上電重啟時，新建一個數(shù)據(jù)文件，根據(jù)任務(wù)信息填寫數(shù)據(jù)包中計算機生成包內(nèi)容。在數(shù)據(jù)接收線程中，接收到數(shù)據(jù)時，以524,288字節(jié)為每個數(shù)據(jù)包長度，填寫包頭信息，將數(shù)據(jù)組包，放置在環(huán)形緩存中，當緩存夠8 MB時通知數(shù)據(jù)存儲線程將8 MB一次存儲在磁盤中。

算法設(shè)計時，數(shù)據(jù)中絕對時間是從數(shù)據(jù)本身提取出出來，并且打入數(shù)據(jù)包中的，包括文件頭的時間數(shù)據(jù)包和每個數(shù)據(jù)包中的時間標志。

圖6 數(shù)據(jù)存儲設(shè)計流程圖

2.2.2 FPGA設(shè)計

MPU功能母板設(shè)計中，通過FPGA實現(xiàn)了AD-DSP板數(shù)據(jù)接收SPORT接口、電子盤接口、GPS授時處理、SPI命令發(fā)送接口、PowerPC LBC局部總線接口等功能，F(xiàn)PGA選型為Xilinx公司的Spartan6系列XC6LX25。

其中，SPORT口用于接收AD-DSP板數(shù)據(jù)接收，按照板卡分為兩組，SPORT0/1用于接收AD-DSP1板數(shù)據(jù)，SPORT2/3用于接收AD-DSP2板數(shù)據(jù)，其工作流程如下：

1)FPGA接收到參數(shù)口(SPORT0/SPORT2)數(shù)據(jù)時，將A口和B口接收數(shù)據(jù)同時寫入32位“參數(shù)FIFO”寫入端口；“參數(shù)FIFO”讀取端口為16位，F(xiàn)IFO深度16 K×16；

2)FPGA接收到命令口(SPORT1/SPORT3)數(shù)據(jù)時，將A口和B口接收數(shù)據(jù)同時寫入32位“命令FIFO”寫入端口，并生成SPORT接收中斷；“命令FIFO”讀取口為16位，F(xiàn)IFO深度為1 K；

3)中斷處理服務(wù)例程ISR中，CPU讀取命令口(SPORT1/SPORT3)，并將讀取的數(shù)據(jù)寫入“命令隊列”，然后釋放相應(yīng)的信號量SEM_xxx；

4)中斷后處理函數(shù)中，等待并響應(yīng)SEM_xxx信號量，讀取“命令隊列”、參數(shù)口(數(shù)據(jù)長度LEN及參數(shù))，并將其封裝為SPORT消息結(jié)構(gòu)，并寫入消息隊列(消息隊列深度最大可容納64個SPORT消息)；

5)中斷后處理函數(shù)釋放計數(shù)型信號量SEM_yyy；

6)應(yīng)用程序等待并信號量SEM_yyy，并對數(shù)據(jù)進行處理。

2.3 供電單元設(shè)計

該系統(tǒng)供電直接從飛機上取DC 28 V電源作為輸入工作電源，因此在電源設(shè)計時必須符合滿足《GJB181A-2003 飛機供電特性及對用電設(shè)備的要求》。其中耐過壓指標為：DC80V@50 ms，耐欠壓指標為：DC8V@50 ms，兩次試驗時間間隔為一分鐘。

為滿足以上相關(guān)指標，采用在電源輸入端先采用第一級的濾波處理，經(jīng)過濾波后的電源再輸入到電源模塊上，并且在輸入端進行欠過壓保護電路，確保在輸入電源有欠過壓狀態(tài)時不會損壞設(shè)備；在欠過壓電路有效時，為保證系統(tǒng)的穩(wěn)定工作，供電單元上的儲能電容開始對系統(tǒng)設(shè)備供電，以此來達到并滿足欠過壓的50 ms沖擊。儲能電容的容量設(shè)計考慮了低溫加熱時的功率，因此在常溫下的斷電延時時間較長。

電源模塊采用高效的電路，效率可以超過92%以上，大大減少電源自身的熱量，可以有效地避免和減少系統(tǒng)工作時的熱量處理，為系統(tǒng)可靠性打下堅實可靠的基礎(chǔ)。電源采用CPCI模塊式設(shè)計，可以快速地進行維護更換。

圖7 供電單元設(shè)計外形圖

3 軟件設(shè)計

軟件設(shè)計核心為DSP軟件暨振動數(shù)據(jù)分析處理軟件，開發(fā)環(huán)境為ADIVisualDSP++，采用多線程模塊化開發(fā)[5]，其工作流程如圖8所示。設(shè)備啟動后，軟件自動加載，首先載入系統(tǒng)配置信息，并系統(tǒng)工作狀態(tài)進行自檢，如果系統(tǒng)工作正常，位于設(shè)備面板的“工作正?！敝甘緹糸W爍。之后軟件開始循環(huán)連續(xù)的數(shù)據(jù)接收、解析和存儲線程，并將處理完成的關(guān)鍵數(shù)據(jù)實時發(fā)送至監(jiān)控計算機。

圖8 軟件工作流程圖

振動數(shù)據(jù)的解析和處理算法為軟件設(shè)計核心。在數(shù)據(jù)解析處理前必須對振動參數(shù)采樣率進行加載和設(shè)置，在參數(shù)配置信息文件中包含：振動參數(shù)個數(shù)、振動參數(shù)名稱列表和振動參數(shù)采樣率。假如采樣率為每秒64次，那么可以用每秒64次采樣率做為頻率來提取參數(shù)。振動參數(shù)的提取和解析計算方法如下：首先考慮子幀提取間隔：frmIntervals。每秒鐘子幀頻率：frmFreqs，計算公式為：frmIntervals= frmFreqs /64. 當frmFreqs<64,則frmIntervals等于0.再考慮在此子幀中提取幾個參數(shù)值：exractParas。每秒鐘參數(shù)采樣率：paraSamples，每秒鐘子幀頻率：frmFreqs，課題要求參數(shù)提取頻率為每秒鐘64次。計算公式為：exractParas =64 / frmFreqs.

軟件剛開始啟動即加載參數(shù)配置信息文件，得到存放振動參數(shù)信息的結(jié)構(gòu)體。將結(jié)構(gòu)體帶入?yún)?shù)提取和解析函數(shù)中進行處理，解析后的數(shù)據(jù)暨參數(shù)工程量值即可以用于監(jiān)控參數(shù)工程量轉(zhuǎn)發(fā)。函數(shù)流程如圖9所示。

圖9 參數(shù)提取和?，F(xiàn)流程圖

4 試驗測試及結(jié)論分析

系統(tǒng)設(shè)計完成后，首先依次對單個功能模塊進行試驗測試，然后進行系統(tǒng)聯(lián)合測試。測試環(huán)境包括實驗室和飛機真實飛行測試。實驗室環(huán)境下選擇Tektronics信號發(fā)生器作為信號源，真實飛機試驗測試(發(fā)動機開車，飛機不飛行狀態(tài))則采用飛機上安裝的傳感器信號作為信號源[6-7]。通過對發(fā)動機振動信號的實時處理和監(jiān)控，同時與模擬信號源/發(fā)動機狀態(tài)進行對比驗證，包括動態(tài)壓力信號采集-相位差、通頻帶內(nèi)的平坦度、及截頻點和衰減率等關(guān)鍵數(shù)據(jù)，測試結(jié)果滿足設(shè)計要求，如圖10和11所示。

圖10 振動信號實時采集驗證

圖11 振動信號實時監(jiān)測

5 結(jié)束語

本文針對飛行過程中發(fā)動機安全監(jiān)控需求，基于PowerPC和FPGA，設(shè)計開發(fā)了一種航空發(fā)動機高速振動智能檢測監(jiān)控系統(tǒng)，實現(xiàn)了航空發(fā)動機高速振動信號的實時獲取、記錄與實時檢測分析等功能[8]。應(yīng)用該系統(tǒng)進行實驗室測試和實際工程驗證，結(jié)果表明系統(tǒng)運行有效、可靠，實現(xiàn)了航空發(fā)動機高速振動信號實時檢測、監(jiān)控的工程應(yīng)用。