連佳娜，汪鵬君，李剛，馬雪嬌，翟官寶

基于FPGA的新型強弱混合型PUF電路設計

連佳娜1,2，汪鵬君1，李剛1，馬雪嬌3，翟官寶1

（1. 溫州大學電氣與電子工程學院，浙江 溫州 325000； 2. 溫州大學計算機與人工智能學院，浙江 溫州 325000； 3.溫州大學甌江學院，浙江 溫州 325000)）

物理不可克隆函數（PUF，physically unclonable function）通過提取芯片制造過程中無法避免引入的工藝偏差，可產生具有隨機性、唯一性和防篡改特性的特征密鑰。通過對PUF電路結構和工作原理的研究，提出一種基于現(xiàn)場可編程門陣列（FPGA，field-programmable gate array）的新型強弱混合型PUF（SWPUF，strong and weak PUF）電路設計方案。該PUF可根據激勵的漢明重量(HW，hamming weight)靈活地配置為強PUF和弱PUF兩種拓撲結構，解決強/弱PUF分立實現(xiàn)的局限性。此外，利用異或去相關技術進一步優(yōu)化輸出密鑰的統(tǒng)計特性。所提PUF采用Xilinx Artix-7 FPGA（28nm工藝）實現(xiàn)，利用Matlab結合MicroBlaze微控制器構建內建自測試平臺（self-built test platform）。實驗結果表明，該PUF具有良好的隨機性（96.98%）、唯一性（99.64%）和可靠性（常溫常壓下96.6%）。邏輯回歸分析進一步顯示，在HW較小的情況下所提SWPUF比傳統(tǒng)的Arbiter-PUF具有更好的抗攻擊能力，可廣泛應用于信息安全領域，如密鑰存儲（針對弱PUF）和設備認證（針對強PUF）。

強弱混合型；物理不可克隆函數；現(xiàn)場可編程門陣列；電路設計

1 引言

隨著第四次技術革命的到來，人類社會進入萬物感知、萬物互聯(lián)的全新時代，信息安全已從傳統(tǒng)的政治、經濟、軍事、外交等領域逐步擴展到日常生活中，如防偽標簽、身份認證、汽車防盜、金融收費、物流跟蹤等。物理不可克隆函數（PUF，physically unclonable function）是一種極具應用前景的硬件安全原語，最早由Pappu等[1]研究人員提出。PUF通過捕獲集成電路制造過程中無法避免引入的工藝偏差，可產生具有隨機性、唯一性以及防篡改特性的特征密鑰，非常適合應用于信息安全領域，如知識產權保護[2-3]、密鑰存儲[4-6]、設備認證[7-8]、物聯(lián)網安全防護[4,9-10]等。PUF根據產生激勵響應對（CRP，challenge response pair）的能力不同，可分為弱PUF[11-17]和強PUF[18-26]兩大類。弱PUF僅能產生有限數量的CRP，因此主要用于密鑰生成[4-6]。典型的弱PUF主要包括涂層PUF[15]、SRAM PUF[11-13]、蝶形PUF[14]、鎖存器PUF（latch PUF）[16]等。強PUF通過硬件資源重構可產生大量的CRP，因此強PUF主要用于設備認證[7-8]和狀態(tài)證明[23]。典型的強PUF主要包括光學PUF[1]、仲裁器PUF[20-21,26]（APUF）、環(huán)形振蕩器PUF（RO-PUF）[18]、算數邏輯單元PUF等。

自Science上發(fā)表光學PUF[1]以來，先后出現(xiàn)了多種不同類型的PUF。對于弱PUF，Shifman等[11]通過分析SRAM單元的決策電壓提出一種基于65nm工藝可產生兩位獨立響應的SRAM PUF。Li等[12]利用雙穩(wěn)態(tài)PUF單元共享和隨機字級讀取策略，提出一種單元特征尺寸僅為215F2、比特不穩(wěn)定性為2.05%的雙穩(wěn)態(tài)輕量型PUF電路。Lu等[13]通過配置SRAM單元選擇順序提出一種可配置的SRAM PUF以擴大CRP空間。Li等[17]基于電壓受控型反相器最大增益點偏差，提出一款多工作模式、動態(tài)可配置、穩(wěn)定性自主篩選的低功耗PUF電路。對于強PUF，李雪營等[18]通過引入并行輸入串行輸出移位寄存器提出一種基于現(xiàn)場可編程門陣列（FPGA，field-programmable gate array）的RO-PUF，該PUF僅利用4位激勵能產生16位隨機響應，增大了CRP空間，與其他產生相同CRP空間的PUF電路相比減小了硬件開銷。Gao等[19]將有限狀態(tài)機與APUF相結合提出一種受控的強PUF，在無須使用糾錯編碼以及輔助數據的前提下能實現(xiàn)更高的安全性。Dubrova等[20]為了縮短密鑰更新周期，利用4×4開關模塊代替?zhèn)鹘y(tǒng)2×2開關模塊，提出一種可重構的新型APUF。Wen等[21]基于兩路傳播信號的時延差與仲裁器建立時間的關系，提出一種具有選擇功能的APUF以避免仲裁器處于亞穩(wěn)態(tài)，從而增強PUF的可靠性和唯一性。Gu等[22]利用觸發(fā)器和多路選擇器的工藝偏差提出一種基于觸發(fā)器的FF-APUF電路，該PUF結構緊湊，有良好的唯一性和可靠性。

對于弱PUF，PUF單元通常只產生一位輸出響應，因此輸出響應間相互獨立，適用于密鑰生成等場景；對于強PUF，工藝敏感單元的重構，使生成的響應間必然存在相關性。因此，與強PUF相比，弱PUF具有更好的抗建模攻擊和機器學習攻擊的能力。但弱PUF在實際應用中也存在不足，如需要生成指數多個輸出響應時，其硬件開銷隨輸出響應的長度呈指數增長關系。強PUF和弱PUF在信息安全領域皆有其各自的應用場景，研究人員通常采用分立方式實現(xiàn)兩種不同的PUF，即弱PUF與強PUF單獨設計無法整合在一個統(tǒng)一的拓撲結構中。本文通過對強弱PUF電路結構和設計思想的研究，結合兩者優(yōu)勢并利用異或去相關技術，提出一種強弱混合型PUF（SWPUF，strong and weak PUF），使同一PUF電路既能產生弱PUF的CRP，又能產生強PUF的CRP。且在僅需少量CRP的場景中（如密鑰生成），該PUF配置為弱PUF拓撲結構，作為弱PUF使用；在需要大量CRP的場景中（如設備認證），該PUF配置為強PUF，從而兼顧兩者優(yōu)勢，拓展單個PUF的適用場景。因此，所提PUF利用相同的電路拓撲結構，通過輸入激勵漢明重量（HW，hamming weight）變化可實現(xiàn)強PUF和弱PUF的有機統(tǒng)一。最后，采用Xilinx Artix-7開發(fā)板對所提PUF進行FPGA實現(xiàn)，并搭建內建自測試平臺。實驗結果表明，所提PUF具有良好的隨機性、唯一性和可靠性。在不引入非線性和增加電路復雜度的前提下實現(xiàn)所提PUF比傳統(tǒng)APUF具有更強的抗攻擊能力。

2 傳統(tǒng)APUF電路分析

傳統(tǒng)的APUF電路結構如圖1所示，通過在電路中構造兩條完全對稱的信號傳輸路徑，并在末端設置一個仲裁器，通過比較同一信號經過兩條對稱路徑到達仲裁器的先后順序，判決輸出響應“0”或“1”。理論上兩條路徑上的信號應該同時到達仲裁器，但由于時延路徑不可避免地存在工藝偏差，導致兩條路徑上信號的時延不同，從而產生不可預測的響應“0”或“1”。組成APUF的開關單元主要用于選擇不同的時延路徑，激勵信號12… , C用于選擇傳輸路徑是直接通過還是交叉通過。此外，APUF電路中的仲裁器通常采用D觸發(fā)器構成。文獻[27]表明當兩條路徑信號的時延差小于仲裁器的建立時間時，仲裁器的輸出響應一般不發(fā)生變化，然而采用基于D觸發(fā)器的仲裁器會在電路中引入大約10%的0/1偏向性。改進的APUF仲裁器通常由交叉耦合的與非門構成，若第一條路徑上升沿信號先到達仲裁器，則輸出為邏輯“1”，反之為邏輯“0”。

傳統(tǒng)APUF電路通?？杀硎緸橐粋€線性時延模型[28]。總時延為每一級開關單元傳播時延的累加和，可表示為

圖1 仲裁器PUF電路結構

Figure 1 Circuit structure of arbiter-PUF

3 新型SWPUF電路設計

3.1 強弱混合型PUF電路結構

通過對APUF結構和工作原理的研究，本節(jié)提出一種基于時延模塊的新型開關單元結構，其中時延模塊由FPGA片內6輸入查找表（LUT，look-up-table）實現(xiàn)，如圖2(a)所示。LUT利用輸入端控制信號傳輸路徑，其中A1端口用于信號輸入，A2 ~ A6端口用于控制傳輸路徑。所提新型開關單元由兩個時延模塊和兩個多路選擇器（MUX）構成，該結構可在一個Slice中實現(xiàn)。經Vivado軟件布局布線后其內部拓撲結構如圖2(b)所示。所提強弱混合型PUF電路由級新型開關單元和仲裁器構成，形成兩條完全對稱的時延路徑，整體電路結構如圖3所示。所提PUF在運行過程中，可以根據輸入激勵的HW變化靈活地配置為兩種不同的類型（強PUF和弱PUF）。工作原理如下：輸入激勵為一串二進制序列，傳輸信號會根據激勵選擇相應MUX的導通路徑。當C=1時，脈沖信號選通有時延模塊的MUX路徑，反之選通無時延模塊的MUX路徑，最后通過仲裁器判決上下兩條時延信號到達的先后順序，從而產生輸出響應“0”或“1”。根據運行過程中是否選通時延模塊，將PUF電路中的開關單元分為有效（選通時延模塊）和無效（不選通時延模塊）兩種狀態(tài)。此時輸入激勵的HW映射到電路中表現(xiàn)為有效開關單元數量。對于弱PUF，電路運行中僅有1個有效開關單元參與，如表1所示。輸入激勵的HW=1，共有組激勵，每次脈沖信號在上下兩條路徑中僅選通一個時延模塊，最后兩條路徑信號通過仲裁器輸出響應。與弱PUF不同，強PUF電路的時延路徑中有多個有效開關單元參與信號傳輸過程（輸入激勵的HW大于1），此時所提PUF配置為強PUF結構。

圖2 新型開關單元結構以及實現(xiàn)

Figure 2 Structure and implementation of novel switch unit

表1 由N級開關單元組成的弱PUF的激勵（HW=1）

由于輸入激勵的HW不同，該PUF傳輸路徑中實際選通的時延模塊數量也不同，因此可根據HW變化將位SWPUF的CRP空間劃分為個子空間。以64級開關單元為例，不同HW對應的CRP數量如圖4所示，其中橫坐標表示激勵響應對數量，縱坐標表示輸入激勵的HW。在HW為1時所提PUF配置為弱PUF，僅產生64個CRP，其余63個子空間都為強PUF產生的CRP。

圖3 基于FPGA的新型強弱混合型PUF電路結構

Figure 3 Circuit structure of novel hybrid strong weak PUF based onFPGA

圖4 不同HW對應的CRP數量（以64級開關單元為例）

Figure 4 Counts of CRPs with different HWs with 64 switch units

3.2 后處理電路

為增強輸出密鑰的隨機性以及降低密鑰之間的相關性，引入移位寄存器模塊，并采用異或（XOR）去相關對原始序列進行處理。后處理電路結構如圖5所示，由個D觸發(fā)器和1個XOR門構成，D觸發(fā)器用于存儲0/1，XOR門用于對個D觸發(fā)器的輸出進行異或操作。

圖5 N位XOR移位寄存器后處理電路

Figure 5 Post processing circuit of-bit XOR shift register

當前時刻個D觸發(fā)器的狀態(tài)構成該XOR移位寄存器的當前狀態(tài)，可用位序列12…, a表示。在時鐘脈沖周期區(qū)間內，每一級觸發(fā)器a都將其狀態(tài)向下一級a1傳遞，并將輸入序列12…, r的下一個值r作為a下一時刻的輸入。在時鐘脈沖作用下，XOR移位寄存器的狀態(tài)可表示為

在輸入序列r的驅動下，XOR移位寄存器的每一位數據向前移動一位，下一時刻狀態(tài)S1可表示為

則最終異或輸出結果為

由此得到一串二進制序列12,…, R，即為XOR移位寄存器的輸出序列。XOR移位寄存器（=4）的工作狀態(tài)如表2所示，這里假定輸入序列為10010110，寄存器的初值為0101。

表2 4位XOR移位寄存器工作狀態(tài)

對于寄存器位數的選擇，設和分別為兩位隨機數，其期望值E()=E()=，表示它們的相關性，則當接近0.5時，式(7)可表示為

由式(7)可知，若和相互獨立（即=0），則E(⊕)≈0.5。若有位彼此獨立的隨機數進行異或，則其對應的期望值為

其中，=?0.5。由式(8)可知，期望值隨著位數的增大趨于0.5。后處理電路輸出響應的隨機性隨移位寄存器位數和數據異或間隔位數變化的統(tǒng)計特性如表3所示。

通過分析表3，并綜合考慮電路實現(xiàn)過程中的硬件開銷，選擇彼此間隔1位的12位移位寄存器作為后處理電路，其電路結構如圖6所示。

圖6 XOR移位寄存器電路結構（n=12）

Figure 6 Circuit structure of the XOR shift register (=12)

表3 隨機性隨移位寄存器數和間隔位數變化的統(tǒng)計特性

4 實驗結果與分析

本文所提PUF采用Xilinx Artix-7（28nm工藝）FPGA開發(fā)板實現(xiàn)，測試系統(tǒng)框架及平臺如圖7所示。首先，PC端利用Matlab并結合MicroBlaze微控制器構建內建自測試平臺（self-built test platform）并通過UART模塊發(fā)送隨機激勵至FPGA；其次，利用FPGA實現(xiàn)脈沖信號產生、激勵接收、PUF電路、響應回傳和UART等模塊（脈沖產生模塊用于產生脈沖信號，激勵接收模塊用于接收PC端發(fā)送的位隨機激勵，PUF電路用于產生響應，UART模塊用于激勵接收及響應回傳），當響應回傳模塊接收到響應并將其打包后，UART模塊將響應發(fā)送至PC端；最后，PC端再次利用UART模塊接收響應，并通過Matlab對隨機選取的輸出響應進行隨機性、唯一性及可靠性分析。

圖7 本文所提PUF測試系統(tǒng)框架與平臺

Figure 7 Test system framework and platform of proposed PUF

4.1 隨機性

隨機性主要通過觀察PUF電路輸出響應中邏輯0和邏輯1的概率統(tǒng)計分布來衡量。理想情況下，邏輯0和邏輯1均勻分布，都接近50%[29]，隨機性可表示為

PUF隨機性通常由灰度圖來直觀表示。隨機選取一個PUF，輸出響應的灰度映射如圖8(a)所示，其中白色像素代表邏輯0，黑色像素代表邏輯1，輸出響應中邏輯0和邏輯1分別為51.51%和48.49%，對應的隨機性為96.98%（接近理想值100%，無明顯邏輯偏向性）。此外，其余99個PUF也獲得了類似的統(tǒng)計結果。100個PUF輸出響應的平均灰度映射如圖8(b)所示，可以發(fā)現(xiàn)平均灰度值在0.5附近波動，且無明顯的空間相關性。

Figure 8 Distribution of the output responses

相關性用于衡量PUF輸出響應之間的相關程度，其中相關值越小，輸出響應的相關性越低。本文使用自相關函數（ACF，autocorrelation function）對所提PUF的輸出響應進行自相關分析，結果如圖9所示。測試結果表明，在95%置信區(qū)間內，所提PUF的ACF值為0.02（接近理想值0），因此具有良好的空間獨立性。綜上所述，所提PUF具有良好的隨機性。

圖9 SWPUF的自相關性

Figure 9 Autocorrelation of SWPUF

4.2 唯一性

唯一性用來標識不同PUF個體之間的區(qū)分度，通常采用平均片間漢明距離（HD，hamming distance）來衡量。inter表示對個不同的PUF個體施加相同的激勵，輸出響應之間不同位數的統(tǒng)計概率。個不同PUF個體的平均片間HD可表示為

由此，唯一性可表示為[29]

所提PUF平均HD的統(tǒng)計直方圖（包含擬合曲線）如圖10所示，歸一化平均片內和片間HD分別為0.034 3和0.501 8（對應的唯一性為99.64%，接近理想值100%）。因此，本文所提PUF具有良好的唯一性。

圖10 片內漢明距離與片間漢明距離統(tǒng)計直方圖

Figure 10 Statistical histogram of inter- and intra-PUF HD

4.3 可靠性

可靠性通常采用平均片內HD來衡量，即通過同一PUF在不同環(huán)境下（相同激勵）輸出響應的片內HD統(tǒng)計特性來衡量。這里用intra表示在多次實驗中輸出響應位發(fā)生翻轉的概率，即整個位輸出響應的片內HD變化。平均片內HD的期望值可表示為

可靠性可表示為

平均片內HD統(tǒng)計直方圖如圖9所示，歸一化片內HD為0.034 3（對應的可靠性為96.6%，接近理想值100%）。因此所提PUF具有良好的可靠性。

此外，該PUF在常溫常壓下5 000次循環(huán)讀取，其輸出響應的最大、最小和平均誤碼率的統(tǒng)計特性如圖11所示。可以發(fā)現(xiàn)，平均誤碼率和最大誤碼率在1 000次評估后開始平穩(wěn)，并隨著評估次數增大趨于穩(wěn)定，最終分別穩(wěn)定在3.4%和4.8%。而最小誤碼率隨著評估次數增大逐漸減小，在評估次數足夠大的情況下接近0。

圖11 誤碼率與評估次數的關系

Figure 11 Relationship between BER and evaluations

4.4 抗攻擊能力

隨著研究人員對PUF的深入探索，針對PUF的攻擊技術越來越多，如側信道攻擊、建模攻擊、機器學習攻擊等。其中，通常使用基于機器學習的建模攻擊來分析PUF電路的抗攻擊能力。通過這一方法攻擊者首先收集部分CRP來建立PUF預測模型，接著利用訓練集中的響應與預測響應得到預測準確率，最后判斷PUF電路的安全性。常見的機器學習分析方法主要包括邏輯回歸（LR，logic register）、支持向量機、隨機森林、神經網絡等[22]。

本文采用LR算法對SWPUF的抗攻擊能力進行分析，并與APUF進行比較。為顯示該PUF在不同漢明重量下的抗攻擊能力優(yōu)勢，實驗選取不同漢明重量下的CRP進行訓練，預測精度與訓練次數的關系如圖12所示。當訓練次數較少時，SWPUF預測準確率遠低于APUF。HW=2時，SWPUF與APUF的預測準確率分別為67.2%和87.5%；HW=4時，分別為68.2%和82.1%。然而，隨著訓練次數逐漸增加，SWPUF的優(yōu)勢逐漸減小?？梢娫谟柧毚螖岛蜐h明重量較小的情況下，SWPUF的預測準確性明顯低于APUF，具有更好的抗攻擊能力。

圖12 不同HW和訓練次數下SWPUF與APUF的預測準確率

Figure 12 Comparison of prediction accuracy of SWPUF and APUF with different HW

4.5 性能比較

本文所提SWPUF的測試性能與其他相關工作對比如表4所示，該PUF在隨機性、唯一性和可靠性（常溫常壓下）方面均具有一定優(yōu)勢[18,30-36]。其中，隨機性、唯一性和可靠性的理想值均為100%。與文獻[32]相比，所提PUF在隨機性和唯一性上分別提高了6.58%和6.84%。與文獻[34]相比，相同工藝下所提PUF在隨機性、唯一性和可靠性上分別提高了7.18%、0.44%和0.3%。與文獻[35]和文獻[36]相比，所提PUF在隨機性上具有明顯優(yōu)勢，分別提高了16.18%和16.98%。與文獻[35]和文獻[36]相比，唯一性分別提高了0.24%和16.58%。

表4 SWPUF性能與相關文獻比較

注：“—”表示無法獲得。

5 結束語

通過分析強、弱PUF在具體設計時存在的不足，提出一種基于FPGA的新型強弱混合型SWPUF電路設計方案。該PUF可根據輸入激勵的HW，在電路運行過程中選擇不同的開關單元數，利用同一PUF電路拓撲結構實現(xiàn)強、弱PUF有機統(tǒng)一。實驗結果表明，所提PUF具有良好的隨機性、唯一性和可靠性（常溫常壓下）。使用基于LR的攻擊方法對所提PUF進行抗攻擊能力分析，在訓練集和HW較小的情況下SWPUF具有比傳統(tǒng)APUF更好的抗攻擊能力。該PUF克服了傳統(tǒng)強、弱PUF分立設計的不足，一定程度上擴展了PUF電路的應用范圍。

[1]PAPPU R, RECHT B, TAYLOR J, et al. Physical one-way functions[J]. Science, 2002, 297(5589): 2026-2030.

[2]ZHANG J. A practical logic obfuscation technique for hardware security[J]. IEEE Transactions on Very Large Scale Integration Systems, 2016, 24(3): 1193-1197.

[3]ZHANG J, LIN Y, YU Y, et al. A PUF-FSM binding scheme for FPGA IP protection and pay-per-device licensing[J]. IEEE Transactions on Information Forensics & Security, 2017, 10(6): 1137-1150.

[4]CHEN B, WILLEMS J. Secret key generation over biased physical unclonable functions with polar codes[J]. IEEE Internet of Things Journal, 2019, 6(1), 435-445.

[5]USMANI M A, KESHAVARZ S, MATTHEWS E, et al. Efficient PUF-based key generation in FPGAs using per-device configuration[J]. IEEE Transactions on Very Large Scale Integration Systems, 2019, 27(2): 1-12.

[6]KARPINSKYY B, LEE Y, CHOI Y, et al. 8.7 Physically unclonable function for secure key generation with a key error rate of 2e-38 in 45nm smart-card chips[C]//Solid-state Circuits Conference. 2016: 158-160.

[7]TEHRANIPOOR F, KARIMIAN N, YAN W, et al. DRAM-based intrinsic physically unclonable functions for system-level security and authentication[J]. IEEE Transactions on Very Large Scale Integration Systems, 2017, 25(3): 1085-1097.

[8]YAN W, TEHRANIPOOR F, CHANDY J. PUF-based fuzzy authentication without error correcting codes[J]. IEEE Transactions on Computer Aided Design of Integrated Circuits & Systems, 2017, 36(9): 1445-1457.

[9]AMAN M, TANEJA S, SIKDAR B, et al. Token-based security for the internet of things with dynamic energy-quality tradeoff[J]. IEEE Internet of Things Journal, 2019,6(2): 2843-2859.

[10]BAIBHAB C, DEBAYAN D, SHOVAN M, et al. RF-PUF: enhancing IoT security through authentication of wireless nodes using in-situ machine learning[J]. IEEE Internet of Things Journal, 2019, 6(1): 388-398.

[11]SHIFMAN Y, MILLER A, WEIZMAN Y, et al. An SRAM PUF with 2 independent bits cell in 65nm[C]. 2019 IEEE International Symposium on Circuits and Systems (ISCAS), 2019: 1-5.

[12]LI G, WANG P, MA X, et al. A 215-F2 bistable physically unclonable function with an ACF of <0.005 and a native bit instability of 2.05% in 65-nm CMOS process[J]. IEEE Transactions on Very Large Scale Integration (VLSI) Systems, 2020, 28(11): 2290-2299.

[13]LU L, KIM T. A sequence-dependent configurable PUF based on 6T SRAM for enhanced challenge response space[C]//2019 IEEE International Symposium on Circuits and Systems (ISCAS). 2019: 1-5.

[14]KUMAR S, GUAJARDO J, MAES R, et al. Extended abstract: the butterfly PUF protecting IP on every FPGA[C]//2008 IEEE International Workshop on Hardware-Oriented Security and Trust. 2008: 67-70.

[15]TUYLS P, SCHRIJEN J, SKORIC B, et al. Read-proof hardware from protective coatings[C]//Cryptographic Hardware and Embedded Systems (CHES). 2006: 369-383.

[16]DAI Y, SAKIYAMA K, IWAMOTO M, et al. Uniqueness enhancement of PUF responses based on the locations of random outputting RS latches[C]//Cryptographic Hardware & Embedded Systems-International Workshop. 2011: 390-406.

[17]LI G, WANG P, MA X, et al. A multimode configurable physically unclonable function with bit-instability-screening and power-gating strategies[J]. IEEE Transactions on Very Large Scale Integration (VLSI) Systems.

[18]李雪營, 李磊, 胡劍浩, 等. 基于RO電路變化PUF的FPGA實現(xiàn)[J]. 電子技術應用, 2018, 44(5): 39-42.

LI X, LI L, HU J, et al. An RO-PUF design based on FPGA[J]. Application of Electronic Technique, 2018, 44(5): 39-42.

[19]GAO Y, MA H, AL-SARAWI F, et al. PUF-FSM: a controlled strong PUF[J]. IEEE Transactions on Computer-Aided Design of Integrated Circuits and Systems, 2018, 37(5): 1104-1108.

[20]DUBROVA E. A reconfigurable arbiter PUF with 4 × 4 switch blocks[C]//2018 IEEE 48th International Symposium on Multiple-Valued Logic (ISMVL). 2018: 31-37.

[21]WEN J, HUANG M, CHEN Z, et al. A multi-line arbiter PUF with improved reliability and uniqueness[C]//2019 IEEE 4th International Conference on Signal and Image Processing (ICSIP). 2019: 641-648.

[22]GU C, LIU W, CUI Y, et al. A flip-flop based arbiter physical unclonable function (APUF) design with high entropy and uniqueness for FPGA implementation[J]. IEEE Transactions on Emerging Topics in Computing, 2019.

[23]HE Z, WAN M, DENG J, et al. A reliable strong PUF based on switched-capacitor circuit[J]. IEEE Trans Very Large Scale Integr. (VLSI) Syst, 2018, 26(6): 1073?1083.

[24]ZHANG J. Physical unclonable function-based key sharing for IoT security[J]. IEEE Transactions on Industrial Electronics, 2020, 67(8): 7025-7033.

[25]劉偉強, 崔益軍, 王成華. 一種低成本物理不可克隆函數結構的設計實現(xiàn)及其RFID應用[J]. 電子學報, 2016, 44(7): 1772-1776.

LIU W, CUI Y, WANG C. Design and implementation of a low cost physical unclonable function structure and its RFID application[J]. Acta Electronica Sinica, 2016, 44(7): 1772-1776.

[26]GU C, LIU W, HANLEY N, et al. A theoretical model to link uniqueness and min-entropy for PUF evaluations[J]. IEEE Transactions on Computers, 2019, 68(2): 287-293.

[27]LIM D, LEE J, GASSEND B, et al. Extracting secret keys from integrated circuits[J]. IEEE Transactions on Very Large Scale Integration Systems, 2005, 13(10): 1200-1205.

[28]SHI J, LU Y, ZHANG J. Approximation attacks on strong PUFs[J]. IEEE Transactions on Computer-Aided Design of Integrated Circuits and Systems, 2020, 39(10): 2138-2151.

[29]LAO Y, PARHI K. Statistical analysis of MUX-based physical unclonable functions[J]. IEEE Transactions on Computer-Aided Design of Integrated Circuits and Systems, 2014, 33(5): 649-662.

[30]LI Z, ZHU L, HUANG M, et al. Racing APUF: a novel APUF against machine learning attack with high reliability[C]//2019 IEEE 4th International Conference on Signal and Image Processing (ICSIP). 2019: 722-726.

[31]WEN J, HUANG M, CHEN Z, et al. A multi-line arbiter PUF with improved reliability and uniqueness[C]//2019 IEEE 4th International Conference on Signal and Image Processing (ICSIP), 2019: 641-648.

[32]TAKANORI M , DAI Y , MITSUGU I , et al. A new arbiter PUF for enhancing unpredictability on FPGA[J]. The Scientific World Journal, 2015(2015): 1-13.

[33]LIU W, ZHANG L, ZHANG Z, et al. XOR-based low-cost reconfigurable PUFs for IoT security[J]. ACM Transactions on Embedded Computing Systems. 2019, 18(3): 1-21.

[34]ZHANG J, WU Q, DING Y, et al.Techniques for design and implementation of an FPGA-specific physical unclonable function[J]. Journal of Computer Science and Technology, 2016, 31(1): 124-136.

[35]ZHANG J, LIN Y, LYU Y, et al. FPGA IP protection by binding finite state machine to physical unclonable function[C]//2013 23rd International Conference on Field programmable Logic and Applications. 2013: 1-4.

[36]GU C, CUI Y, HANLEY N, et al. Novel lightweight FF-APUF design for FPGA[C]//2016 IEEE International System-on-Chip Conference (SOCC), 2016: 75-80.

Novel hybrid strong and weak PUF design based on FPGA

LIAN Jiana1,2, WANG Pengjun1, LI Gang1, MA Xuejiao3, ZHAI Guanbao1

1. College of Electrical and Electronic Engineering, Wenzhou University, Wenzhou 325000, China 2. College of Computer Science and Artificial Intelligence, Wenzhou University, Wenzhou 325000, China 3. Oujiang College, Wenzhou University, Wenzhou 325000, China

Physically unclonable function (PUF) can produce intrinsic keys with characteristics of randomness, uniqueness and tamper-proof by exploiting the process deviations which cannot be avoided in the chip manufacturing process. A novel hybrid strong and weak PUF (SWPUF) circuit design based on field-programmable gate array(FPGA) was proposed after the investigation of the PUF circuit structures and principles. To address the limitation of designing strong-PUF and weak-PUF discretely, SWPUF could be configured into two topologies conveniently depending on the Hamming Weight (HW) of the challenges. In addition, the statistical characteristics of the responses could be further improved by a XOR-decorrelation technique. The proposed SWPUF was implemented on a Xilinx Artix-7 FPGA (28nm technology), and a self-built test platform was set up by using Matlab and MicroBlaze microcontroller. Experimental results show that the SWPUF has good performances of randomness (96.98%), uniqueness (99.64%) and reliability (96.6%). Logic register analysis also shows that the SWPUF has a better anti-attack capability than the traditional Arbiter-PUF in the case of with small HW, and can be used in the information security, such as key storage (especially to weak PUF) and device authentication (especially to strong PUF).

hybrid strong and weak, physically unclonable function, FPGA, circuit design

TP309

A

10.11959/j.issn.2096?109x.2021028

2020?11?15；

2021?02?22

汪鵬君，wangpengjun@wzu.edu.cn；李剛，ligang@wzu.edu.cn

國家重點研發(fā)計劃（2018YFB2202100）；國家自然科學基金（61874078, 61904125）；溫州市基礎性科研項目（G20190006, G20190003）

The National Key R&D Program of China (2018YFB2202100), The National Natural Science Foundation of China (61874078, 61904125), Basic Scientific Research Project of Wenzhou (G20190006, G20190003)

連佳娜, 汪鵬君, 李剛, 等. 基于FPGA的新型強弱混合型PUF電路設計[J]. 網絡與信息安全學報, 2021, 7(2): 94-103.

LIAN J N, WANG P J, LI G, et al. Novel hybrid strong and weak PUF design based on FPGA[J]. Chinese Journal of Network and Information Security, 2021, 7(2): 94-103.

連佳娜（1996?），女，浙江紹興人，溫州大學碩士生，主要研究方向為物理不可克隆函數攻擊與防御。

汪鵬君（1966?），男，浙江寧波人，溫州大學教授、博士生導師，主要研究方向為低功耗、高信息密度集成電路理論和設計技術、電路設計綜合和優(yōu)化技術、安全芯片理論和設計技術。

李剛（1988?），男，陜西漢中人，溫州大學講師，主要研究方向為密碼芯片攻擊和防御理論及其VLSI實現(xiàn)、存儲計算、數字電路邏輯綜合與優(yōu)化。

馬雪嬌（1991?），女，河北秦皇島人，主要研究方向為數字電路邏輯綜合與優(yōu)化、硬件混淆技術。

翟官寶（1998?），男，浙江衢州人，溫州大學碩士生，主要研究方向為物理不可克隆函數攻擊與防御。