陸曉峰★，陶知，林凡淼，劉鑫

（中國(guó)電子科技集團(tuán)公司第五十八研究所，江蘇 無(wú)錫 214072）

0 引言

老化測(cè)試是剔除早期故障集成電路的有效方法，一般集成電路的早期故障期從幾天到幾個(gè)月不等，老化測(cè)試通過(guò)升溫、增加壓力、提高電壓或加載動(dòng)態(tài)信號(hào)等方法模擬極端的工作條件，可以將早期故障期縮短到幾天甚至幾小時(shí)之內(nèi)[1]。高溫動(dòng)態(tài)老化就是在高溫環(huán)境下對(duì)器件輸入各種信號(hào)來(lái)模擬其工作狀態(tài)，同時(shí)在輸出端檢測(cè)輸出信號(hào)的正確與否來(lái)達(dá)到篩選器件的目的[2]。文獻(xiàn)[3]和[4]中采用的傳統(tǒng)高溫動(dòng)態(tài)老化信號(hào)驅(qū)動(dòng)板系統(tǒng)，一般包括嵌入式系統(tǒng)、圖形發(fā)生與監(jiān)測(cè)模塊（FPGA）、信號(hào)驅(qū)動(dòng)板（CPLD、電平轉(zhuǎn)換等）與通信接口等，實(shí)現(xiàn)了系統(tǒng)軟硬件的可配置，能夠滿足大多數(shù)用戶對(duì)集成電路高溫老化測(cè)試的要求[3-4]。但是整個(gè)驅(qū)動(dòng)板系統(tǒng)的構(gòu)成較為復(fù)雜，涉及多個(gè)子系統(tǒng)與分模塊，軟件系統(tǒng)聯(lián)調(diào)聯(lián)試較為復(fù)雜與繁瑣，并且搭建多個(gè)這樣的測(cè)試系統(tǒng)周期較長(zhǎng)、成本較高，通用性也較差，尤其在小批量、高復(fù)雜度、多樣化的測(cè)試需求下，這些問(wèn)題將尤為突出。本文以FPGA為核心，簡(jiǎn)化整個(gè)高溫動(dòng)態(tài)老化測(cè)試信號(hào)驅(qū)動(dòng)板系統(tǒng)，設(shè)計(jì)了一種信號(hào)驅(qū)動(dòng)板，具備很好的通用性和擴(kuò)展性，可滿足多種類(lèi)的集成電路芯片老化測(cè)試需求。

1 信號(hào)驅(qū)動(dòng)板設(shè)計(jì)

根據(jù)高溫動(dòng)態(tài)老化測(cè)試需求，本文設(shè)計(jì)的信號(hào)驅(qū)動(dòng)板主要包括以下幾個(gè)部分：FPGA模塊、時(shí)鐘Buffer模塊、電平轉(zhuǎn)換與信號(hào)驅(qū)動(dòng)模塊、LED模塊、通信與Debug接口、電源模塊以及按鍵模塊等。信號(hào)驅(qū)動(dòng)板通過(guò)耐高溫排線與放置于高溫實(shí)驗(yàn)箱內(nèi)的老化測(cè)試板相連接，將測(cè)試信號(hào)加載到老化測(cè)試板上各待測(cè)器件管腳，同時(shí)在老化過(guò)程中對(duì)器件的反饋信號(hào)進(jìn)行回檢，通過(guò)配置LED模塊中LED的閃爍、亮或不亮來(lái)表示老化測(cè)試的進(jìn)程、正?；蛘弋惓５冉Y(jié)果。整個(gè)老化測(cè)試系統(tǒng)架構(gòu)圖如圖1所示。

圖1 老化測(cè)試系統(tǒng)架構(gòu)圖

1.1 FPGA模塊設(shè)計(jì)

經(jīng)過(guò)大量調(diào)研之后本文采用一款基于XilinxArtix-7系列X C 7 A100 T-2 F G G 484I的高端核心板，其具有512M/1GByte DDR3，256Mbit NORFLASH，101440個(gè)邏輯單元數(shù)和8個(gè)GTP資源，采用高速防反插B2B連接器，尺寸僅70mmí50mm，由專(zhuān)業(yè)的PCB Layout可保證信號(hào)完整性。FPGA核心板對(duì)外有JTAG接口，可以用來(lái)下載或者Debug程序，也可使用UART串口與上位機(jī)進(jìn)行通信。

采用FPGA核心板方案相比FPGA單芯片方案具備很大優(yōu)勢(shì)，首先FPGA對(duì)供電要求較高，需要搭建較多的外圍電路，設(shè)計(jì)較為復(fù)雜且難度較高（信號(hào)一致性與完整性等），再結(jié)合BGA封裝的貼裝費(fèi)用等，導(dǎo)致采用FPGA單芯片設(shè)計(jì)方案的成本、開(kāi)發(fā)周期等遠(yuǎn)超采用FPGA核心板方案。

1.2 電平轉(zhuǎn)換與信號(hào)驅(qū)動(dòng)模塊設(shè)計(jì)

為了適用于多種具有不同電平信號(hào)器件的高溫動(dòng)態(tài)老化需求，需要在信號(hào)驅(qū)動(dòng)板上實(shí)現(xiàn)不同電平信號(hào)之間的轉(zhuǎn)換匹配。同時(shí)由于老化測(cè)試時(shí)信號(hào)驅(qū)動(dòng)板是通過(guò)長(zhǎng)度約為120cm的耐高溫排線與老化測(cè)試板進(jìn)行連接，為了保證信號(hào)的長(zhǎng)距離傳輸，還必須考慮信號(hào)的驅(qū)動(dòng)能力。

本文采用TI公司的具有三態(tài)輸出的8/16位2.5V至3.3V或3.3V至5V，同時(shí)又具備±24mA驅(qū)動(dòng)輸出的電平轉(zhuǎn)換收發(fā)器SN74ALVC164245，默認(rèn)為16位、同向設(shè)置，同時(shí)預(yù)留雙8位、反向設(shè)計(jì)，由于FPGA核心板I/O電平已設(shè)定成3.3V，故預(yù)留3.3V至5V的電平轉(zhuǎn)換。采用此具備了電流驅(qū)動(dòng)能力的電平轉(zhuǎn)換收發(fā)器可以簡(jiǎn)化驅(qū)動(dòng)板系統(tǒng)設(shè)計(jì)、降低成本，同時(shí)又能滿足使用需求。

1.3 時(shí)鐘Buffer模塊設(shè)計(jì)

為了增強(qiáng)信號(hào)驅(qū)動(dòng)板的通用性與適用性，設(shè)計(jì)了時(shí)鐘Buffer模塊，使其能夠適用于PCI-E接口功能器件的高溫動(dòng)態(tài)老化測(cè)試。時(shí)鐘Buffer模塊的參考時(shí)鐘源可以選用差分晶振100M或者FPGA核心板的GTP差分時(shí)鐘，根據(jù)實(shí)際需求通過(guò)選焊電阻進(jìn)行切換，時(shí)鐘Buffer模塊的輸出直接引至信號(hào)驅(qū)動(dòng)板接口，通過(guò)耐高溫排線即可為老化測(cè)試板提供差分時(shí)鐘信號(hào)。

1.4 LED與按鍵模塊設(shè)計(jì)

高溫動(dòng)態(tài)老化測(cè)試中老化測(cè)試系統(tǒng)要能夠體現(xiàn)老化測(cè)試過(guò)程和結(jié)果以便測(cè)試人員進(jìn)行及時(shí)地判斷與干預(yù)。傳統(tǒng)的監(jiān)控方法有使用示波器或者邏輯分析儀對(duì)測(cè)試與反饋信號(hào)進(jìn)行波形檢測(cè)，又或者通過(guò)觀測(cè)和記錄系統(tǒng)運(yùn)行電流來(lái)實(shí)現(xiàn)測(cè)試過(guò)程和結(jié)果的監(jiān)管。這些傳統(tǒng)的監(jiān)控方法大大增加了老化測(cè)試的難度和操作的復(fù)雜度，測(cè)試效率低下，同時(shí)精度也無(wú)法保證。本文設(shè)計(jì)通過(guò)對(duì)信號(hào)驅(qū)動(dòng)板輸出信號(hào)與老化測(cè)試板反饋信號(hào)進(jìn)行配置設(shè)定，使用LED通過(guò)其閃爍頻率、亮、不亮等不同的顯示方式來(lái)實(shí)現(xiàn)對(duì)老化測(cè)試過(guò)程和結(jié)果的監(jiān)控。針對(duì)反饋信號(hào)本文設(shè)計(jì)了兩種不同的連接方式：一種為反饋信號(hào)直接連接至LED的直連方式；另外一種為反饋信號(hào)先經(jīng)FPGA信號(hào)處理后再映射連接至LED的間接方式。由于FPGA的I/O資源有限且需要優(yōu)化利用，后者連接方式僅用于待測(cè)器件中某些需要FPGA做相應(yīng)處理的關(guān)鍵信號(hào)，比如復(fù)位狀態(tài)指示信號(hào)、系統(tǒng)時(shí)鐘反饋信號(hào)等。

老化測(cè)試過(guò)程中還需要對(duì)待測(cè)器件的某些信號(hào)進(jìn)行單獨(dú)手動(dòng)干預(yù)，比如復(fù)位信號(hào)等，因此信號(hào)驅(qū)動(dòng)板上設(shè)計(jì)了個(gè)按鍵模塊，其控制的信號(hào)均連接至接口上，屆時(shí)可以用來(lái)給老化測(cè)試板提供單獨(dú)干預(yù)信號(hào)。

1.5 電源模塊設(shè)計(jì)

由于采用的FPGA核心板已經(jīng)集成了電源轉(zhuǎn)換等外圍器件，無(wú)需再提供多路不同的電壓給FPGA供電，所以信號(hào)驅(qū)動(dòng)板的整個(gè)電源系統(tǒng)設(shè)計(jì)可以大為簡(jiǎn)化。由于FPGA核心板只需DC 12V即可，因此信號(hào)驅(qū)動(dòng)板采用DC 12V作為輸入電壓，采用兩個(gè)DC-DC模塊將12V輸入分別轉(zhuǎn)換成其他模塊工作所需的3.3V和5V兩種電壓。DC-DC采用TI公司的PTH12050W，輸出電流最大可達(dá)6A，轉(zhuǎn)換效率高達(dá)93%，輸出電壓值在1.2V-5.5V之間通過(guò)電阻可配置。同時(shí)還預(yù)留了一片型號(hào)為T(mén)PS75501的LDO，其最大輸出電流為5A，轉(zhuǎn)換效率90%以上，通過(guò)此LDO將5V電壓轉(zhuǎn)換成1.2V。

同時(shí)，以上12V輸入經(jīng)降壓生成的5V、3.3V和1.2V三種電壓均接至信號(hào)驅(qū)動(dòng)板的接口上，當(dāng)老化測(cè)試板運(yùn)行功耗不高的情況下，可由信號(hào)驅(qū)動(dòng)板直接供電，可大大減少測(cè)試所需線纜，簡(jiǎn)化測(cè)試系統(tǒng)以及降低成本[5]。

1.6 PCB設(shè)計(jì)

以上所述各個(gè)模塊以及相應(yīng)外圍電路，經(jīng)過(guò)合理設(shè)計(jì)與布局在一個(gè)PCB板上，為避免眾多耐高溫排線干涉或者遮擋PCB表面的按鍵和LED指示燈，更為了方便與老化測(cè)試板相連，信號(hào)驅(qū)動(dòng)板所用的DB37接口全部布局在PCB板四周。

2 信號(hào)驅(qū)動(dòng)板驗(yàn)證

本文采用某型橋片來(lái)進(jìn)行信號(hào)驅(qū)動(dòng)板的功能驗(yàn)證，參照如圖1所示老化測(cè)試系統(tǒng)，搭建了如圖2所示的功能驗(yàn)證系統(tǒng)。該型橋片只需在老化測(cè)試過(guò)程中由外部輸入一組時(shí)鐘與數(shù)據(jù)信號(hào)，其余信號(hào)可以通過(guò)設(shè)計(jì)老化測(cè)試板實(shí)現(xiàn)芯片與芯片間對(duì)應(yīng)功能的引腳互聯(lián)對(duì)接即可實(shí)現(xiàn)動(dòng)態(tài)老化測(cè)試，可簡(jiǎn)化驗(yàn)證過(guò)程。同時(shí)該橋片的GPIO還可以定義成回檢信號(hào)反饋給信號(hào)驅(qū)動(dòng)板，通過(guò)配置LED模塊的不同顯示效果來(lái)實(shí)現(xiàn)老化過(guò)程的監(jiān)控以及結(jié)果的判定。

圖2 功能驗(yàn)證系統(tǒng)

為進(jìn)一步確認(rèn)驗(yàn)證過(guò)程，本文還利用了邏輯分析儀分別去捕捉老化測(cè)試板上接收的測(cè)試數(shù)據(jù)和信號(hào)驅(qū)動(dòng)板上接收回檢數(shù)據(jù)的I/O口波形數(shù)據(jù)，如圖3所示。從圖3可知，信號(hào)驅(qū)動(dòng)板可以正常輸出測(cè)試信號(hào)和接收回檢信號(hào)，表明該芯片老化測(cè)試過(guò)程正常且未失效，也說(shuō)明該信號(hào)驅(qū)動(dòng)板達(dá)到了預(yù)期功能，符合設(shè)計(jì)要求。

圖3 老化測(cè)試信號(hào)圖

3 結(jié)語(yǔ)

本文選用FPGA核心板作為信號(hào)驅(qū)動(dòng)板的主控制芯片，設(shè)計(jì)了LED顯示模塊實(shí)現(xiàn)了對(duì)測(cè)試數(shù)據(jù)和回檢數(shù)據(jù)的實(shí)時(shí)監(jiān)控，以便測(cè)試人員及時(shí)地判斷與干預(yù)；通過(guò)靈活設(shè)計(jì)，簡(jiǎn)化了外圍子各系統(tǒng)，極大降低了測(cè)試系統(tǒng)的復(fù)雜度與成本，縮短了軟硬件的開(kāi)發(fā)和調(diào)試周期；同時(shí)利用FPGA核心板豐富的邏輯資源和靈活的可配置性，即可滿足某一型號(hào)器件多工位同時(shí)進(jìn)行老化的需求，又能通過(guò)修改配置適用不同器件的老化測(cè)試需求，可重復(fù)使用，通用性好，顯著降低了測(cè)試成本和測(cè)試周期，即可以輕松實(shí)現(xiàn)“一板多用”，真正達(dá)到降本增效的目的。通過(guò)軟硬件驗(yàn)證表明，該信號(hào)驅(qū)動(dòng)板設(shè)計(jì)符合需求、達(dá)到預(yù)期功能，并且已成功運(yùn)用于某型芯片的動(dòng)態(tài)老化測(cè)試。