郭仲杰，何 帥，鄭曉依，陳 浩，李 青

(西安理工大學(xué)自動(dòng)化與信息工程學(xué)院，陜西 西安710048)

隨著電子產(chǎn)品性能的迅速提升，電子芯片朝著低功耗方向不斷發(fā)展，在各種模擬前端芯片中，作為模擬緩沖輸出電路的高性能軌對軌運(yùn)算放大器[1-4]越來越重要，可以說，緩沖輸出電路的性能和精度決定整個(gè)芯片的性能[5]。 而降低電源電壓是低功耗首要考慮的問題，運(yùn)算放大器輸入信號幅值會(huì)隨著電源電壓的降低而減小，為了提高電源電壓利用率，通常需要輸入端和輸出端信號都要達(dá)到軌對軌[6]。軌對軌運(yùn)算放大器一般采用PMOS 和NMOS 互補(bǔ)差分對作為輸入級，可使共模輸入范圍達(dá)到從負(fù)電源電壓到正電源電壓，但當(dāng)輸入共模電壓在中間范圍時(shí)，兩個(gè)差分對會(huì)同時(shí)工作，輸入級跨導(dǎo)為單個(gè)差分對工作時(shí)的2 倍，這種跨導(dǎo)的大幅度變化會(huì)給頻率補(bǔ)償帶來很大困難，這就使得保證輸入級跨導(dǎo)恒定尤為重要。

傳統(tǒng)實(shí)現(xiàn)輸入級跨導(dǎo)恒定的方法有很多[7]，例如冗余差分對法、最小(大)電流法、電平移位法、電流鏡技術(shù)[8]等。 冗余差分對法占用的芯片面積較大，同時(shí)對跨導(dǎo)的控制不是很理想，實(shí)際中很少采用這種結(jié)構(gòu)；最小(大)電流法的功耗較大；電平移位法雖然結(jié)構(gòu)簡單，易于實(shí)現(xiàn)，但其增益無法保持恒定；電流鏡技術(shù)結(jié)構(gòu)較為復(fù)雜[9-10]。

本文提出一種適用于多電池組高精度監(jiān)測芯片中的模擬緩沖輸出電路——軌對軌運(yùn)放的輸入級恒跨導(dǎo)控制電路結(jié)構(gòu)，通過模擬驗(yàn)證，在實(shí)現(xiàn)輸入級跨導(dǎo)恒定的基礎(chǔ)上，降低了功耗，簡化了電路結(jié)構(gòu)。

1 電路結(jié)構(gòu)設(shè)計(jì)

1.1 基于共模電壓監(jiān)測技術(shù)的恒定跨導(dǎo)輸入級設(shè)計(jì)

輸入級電路如圖1 所示，M1、M2構(gòu)成的NMOS 輸入差分對和M3、M4構(gòu)成的PMOS 輸入差分對并聯(lián)組成傳統(tǒng)互補(bǔ)差分對輸入級結(jié)構(gòu)，In、Ip分別是NMOS輸入差分對和PMOS 輸入差分對的尾電流。 傳統(tǒng)輸入級結(jié)構(gòu)雖可以使共模輸入電壓范圍達(dá)到VSS～VDD(注:在多電池高精度監(jiān)測系統(tǒng)實(shí)際應(yīng)用中共模輸入電壓范圍為0.75 V～2.25 V)，但無法保證輸入級的跨導(dǎo)恒定。 為了解決軌對軌運(yùn)放輸入級跨導(dǎo)的變化問題，提出一種結(jié)構(gòu)簡單且實(shí)用的恒定跨導(dǎo)控制電路，該結(jié)構(gòu)由M5、M6構(gòu)成的PMOS 差分對和其尾電流管M9構(gòu)成，尾電流為Ic，M5和M6的柵極分別接Vcmin+和Vcmin-，即通過對共模輸入電壓的實(shí)時(shí)監(jiān)測，由Ic動(dòng)態(tài)調(diào)節(jié)In的大小以控制NMOS 輸入差分對在PMOS 輸入差分對進(jìn)入線性區(qū)之前的共模輸入范圍內(nèi)處于截止?fàn)顟B(tài)，從而保證輸入級跨導(dǎo)恒定。

圖1 本文提出的恒定跨導(dǎo)輸入級電路

圖1 中，Vb1為M7、M9提供偏置，Vb2為M8提供偏置，以保證Ip、Ic、I 三者大小相等，同時(shí)In、Ic和I三者關(guān)系由式(1)給出。

圖2 單個(gè)輸入差分對管跨導(dǎo)示意圖

輸入級跨導(dǎo)恒定原理示意圖如圖2 所示，橫軸為共模輸入電壓，縱軸為輸入級跨導(dǎo)。 V1和V2分別是NMOS、PMOS 在線性區(qū)與飽和區(qū)所需的共模輸入的臨界值，V1和V2的值由MOS 管的工藝決定，在本次采用的0.18 μm CMOS 工藝下其值大小分別為0.95 V 和2.05 V；gmn和gmp為NMOS 和PMOS 輸入差分對單獨(dú)導(dǎo)通時(shí)的跨導(dǎo)，Gm為輸入級總跨導(dǎo)。圖2 中A、B、C 三條曲線分別是NMOS 輸入對管、PMOS 輸入對管和補(bǔ)償后NMOS 輸入對管的gm隨Vcmin變化示意圖，圖3 中D、E 兩條曲線分別是補(bǔ)償前和補(bǔ)償后Gm隨Vcmin變化示意圖。 假設(shè)式gmn和gmn滿足式(3)關(guān)系:

圖3 補(bǔ)償前后輸入級總跨導(dǎo)隨共模共模輸入變化示意圖

當(dāng)共模輸入從0.75 V 逐漸增大到V1的過程中，由圖2 中可看出，PMOS 輸入差分對完全導(dǎo)通，其跨導(dǎo)gmp大小等于gm，NMOS 輸入差分對由線性區(qū)逐漸變?yōu)橥耆珜?dǎo)通，其跨導(dǎo)gmn從小于gm的一個(gè)值逐漸增大到gm；由圖3 可看出，當(dāng)共模輸入在0.75 V～V1范圍內(nèi)，補(bǔ)償前輸入級跨導(dǎo)Gm介于gm和2gm之間，采用提出的跨導(dǎo)控制結(jié)構(gòu)M5、M6后，PMOS 控制結(jié)構(gòu)M5、M6在0.75 V ～V1內(nèi)完全導(dǎo)通，通過調(diào)整M5、M6的寬長比使其尾電流Ic在共模輸入為V1時(shí)的大小等于I，由于I 為固定偏置，由式(1)可知當(dāng)Ic等于I 時(shí)，In會(huì)被迫降為零，由式(2)知In等于零時(shí)，NMOS 輸入差分對的跨導(dǎo)gmn為零，這樣，由式(4)關(guān)系知Gm等于gm。

當(dāng)共模輸入從V1逐漸增大到V2的過程中:PMOS 輸入差分對和NMOS 輸入差分對均完全導(dǎo)通，補(bǔ)償前輸入級跨導(dǎo)Gm等于2gm。 采用提出的跨導(dǎo)控制結(jié)構(gòu)M5、M6后，由前面分析知，通過調(diào)整M5、M6的寬長比使其尾電流Ic等于I，則迫使In為零，NMOS 輸入差分對跨導(dǎo)gmn等于零，輸入級總跨導(dǎo)Gm等于gm。

當(dāng)共模輸入從V2逐漸增大到2.25 V 的過程中，由圖2 中可看出，NMOS 輸入差分對完全導(dǎo)通，其跨導(dǎo)gmn等于gm，PMOS 輸入差分對由完全導(dǎo)通逐漸變?yōu)椴煌耆珜?dǎo)通，其跨導(dǎo)gmp由gm逐漸減小到不等于零一個(gè)值；由圖3 可看出，當(dāng)共模輸入在V2～2.25 V 范圍內(nèi)，補(bǔ)償前輸入級跨導(dǎo)Gm也介于gm和2gm之間。 加入本文提出的跨導(dǎo)控制結(jié)構(gòu)M5、M6后，當(dāng)M5、M6在共模輸入小于V2時(shí)處于飽和區(qū)，其尾電流Ic等于I，此時(shí)In等于零，即gmn為零；M5、M6在共模輸入大于V2時(shí)會(huì)逐漸進(jìn)入線性區(qū)，Ic會(huì)逐漸減小，導(dǎo)致In由零逐漸增大，即gmn由零逐漸增大，與此同時(shí)，M3、M4也會(huì)由飽和區(qū)進(jìn)入線性區(qū)，導(dǎo)致gmp由gm逐漸減小，只需通過調(diào)整M5、M6的寬長比保證在共模輸入為2.25 V 時(shí)，滿足gmn、gmp之和等于gm即輸入級總跨導(dǎo)Gm保持為gm。

經(jīng)上面分析可知，加入本文提出的恒定跨導(dǎo)控制結(jié)構(gòu)可使輸入級跨導(dǎo)在共模輸入應(yīng)用范圍0.75 V～2.25 V 內(nèi)保持恒定。

1.2 整體電路設(shè)計(jì)

本文提出的恒定跨導(dǎo)軌對軌運(yùn)算放大器的整體電路如圖4 所示，在輸入級，共模輸入信號經(jīng)M1～M4、M17～M24構(gòu)成的折疊共源共柵放大器進(jìn)行幅值的放大，本文提出的恒定跨導(dǎo)控制結(jié)構(gòu)由M5、M6和M9構(gòu)成，也是本文的關(guān)鍵，通過動(dòng)態(tài)補(bǔ)償NMOS 輸入差分對的尾電流In使輸入級跨導(dǎo)在整個(gè)共模輸入范圍內(nèi)保持恒定，降低了頻率補(bǔ)償?shù)碾y度；在輸出級[11]，由前級放大的共模輸入信號經(jīng)M15、M16構(gòu)成的CLASS AB 類輸出級，將前級輸出電壓VOUT1、VOUT2信號進(jìn)行功率的放大[12-14]；這樣保證了經(jīng)軌對軌運(yùn)放輸出的共模信號具有高擺幅和大驅(qū)動(dòng)能力的特點(diǎn)。 此外，軌對軌運(yùn)放為二級結(jié)構(gòu)，所以需要進(jìn)行密勒補(bǔ)償，使整個(gè)系統(tǒng)擁有足夠的相位裕度來保證系統(tǒng)的穩(wěn)定性，其中，R1、R2和C1、C2分別為調(diào)零電阻和密勒補(bǔ)償電容。

電路主要通過設(shè)置合適的靜態(tài)工作點(diǎn)和采用提出的跨導(dǎo)恒定結(jié)構(gòu)來實(shí)現(xiàn)低功耗。 一方面通過設(shè)計(jì)MOS 管的靜態(tài)工作點(diǎn)，使運(yùn)算放大器中MOS 管的偏置電流為700 nA，保證整體電路的低功耗；另一方面采用本設(shè)計(jì)提出的跨導(dǎo)恒定結(jié)構(gòu)，僅使用一倍的偏置電流也就是700 nA 就可對輸入級跨導(dǎo)進(jìn)行控制，進(jìn)而為低功耗設(shè)計(jì)提供保證。

圖4 本文提出的恒定跨導(dǎo)軌對軌運(yùn)算放大器整體電路

2 驗(yàn)證結(jié)果與分析

2.1 對輸入級跨導(dǎo)一致性的驗(yàn)證

為了研究電路輸入級跨導(dǎo)的一致性，基于0.18 μm、CMOS 工藝對輸入級進(jìn)行了Spectre 實(shí)際的全面驗(yàn)證和分析。 仿真結(jié)果如圖5 所示，在電源電壓3.3 V 的條件下，共模輸入電壓從0.75 V～2.25 V 進(jìn)行掃描，輸入級跨導(dǎo)變化率為2.1%。 可見，采用提出的跨導(dǎo)恒定結(jié)構(gòu)可以實(shí)現(xiàn)在整個(gè)共模輸入范圍內(nèi)輸入級跨導(dǎo)的穩(wěn)定。

2.2 整體電路綜合性能驗(yàn)證與分析

本文研究的高精度模擬緩沖運(yùn)算放大器波特圖驗(yàn)證曲線如圖6 所示，在負(fù)載電容CL＝1 nF，負(fù)載電阻RL＝100 Ω 的條件下，增益為148 dB，相位裕度為61°。 運(yùn)放的共模輸入輸出動(dòng)態(tài)范圍仿真結(jié)果由圖7 所示，可以看出共模輸入輸出動(dòng)態(tài)范圍均滿足軌對軌即0～3.3 V。

圖5 輸入級跨導(dǎo)隨共模輸入電壓比變化的穩(wěn)定性驗(yàn)證曲線

圖6 運(yùn)算放大器的波特圖

圖7 運(yùn)算放大器輸入輸出動(dòng)態(tài)范圍驗(yàn)證曲線

本文與同類型文獻(xiàn)對比如表1 所示，本文相對其他文獻(xiàn)不僅可以實(shí)現(xiàn)寬共模輸入范圍，為多節(jié)電池管理系統(tǒng)的高精度寬范圍讀出提供了保障，而且在僅使用3 個(gè)MOS 管構(gòu)成的控制電路就實(shí)現(xiàn)了較好的輸入級跨導(dǎo)恒定，簡化了電路；此外整個(gè)運(yùn)放的功耗為39.6 μW，相比其他文獻(xiàn)降低了一個(gè)數(shù)量級；同時(shí)，進(jìn)行密勒補(bǔ)償后使電路擁有高增益和良好的相位裕度，為高精度高速電池電壓檢測系統(tǒng)提供了良好的保障[15]。

表1 結(jié)果對比

2.3 在高精度電池管理系統(tǒng)實(shí)際應(yīng)用中的性能驗(yàn)證

圖8 是多電池組監(jiān)測芯片應(yīng)用實(shí)際中軌對軌運(yùn)放精度測試示意圖，旨在對軌對軌的輸入輸出精度一致性進(jìn)行可靠性驗(yàn)證，在瞬態(tài)條件下，對多節(jié)電池組中的第四節(jié)電池進(jìn)行選通并測試，結(jié)果如圖9，可得知，芯片輸入電壓和輸出電壓的誤差主要源自前級的電壓采集電路，誤差Δ1為0.25 mV 左右；本文設(shè)計(jì)的緩沖輸出電路軌對軌運(yùn)放的輸入到輸出的誤差Δ2為0.04 mV 左右，一致性比較高；運(yùn)算放大器良好的輸入輸出一致性為后續(xù)版圖設(shè)計(jì)和流片可能帶來的誤差留夠充足的裕量，為多電池監(jiān)測芯片中模擬緩沖輸出電路的實(shí)際應(yīng)用提供了可靠性保障。

圖8 多電池組監(jiān)測芯片中軌對軌運(yùn)放精度測試示意圖

圖9 軌對軌運(yùn)放精度一致性測試結(jié)果

3 結(jié)論

本文基于0.18 μm、CMOS 工藝設(shè)計(jì)了一款應(yīng)用于電動(dòng)汽車電池電壓監(jiān)測芯片的模擬緩沖輸出低壓恒跨導(dǎo)軌對軌功率放大器，采用簡單實(shí)用且可行的共模電壓監(jiān)測技術(shù)，在不增加額外功耗的情況下實(shí)現(xiàn)了輸入級的恒跨導(dǎo)。 通過仿真驗(yàn)證，該運(yùn)算放大器在負(fù)載電容為1 nF、負(fù)載電阻為100 Ω 的條件下，運(yùn)放的開環(huán)增益達(dá)到了148 dB，相位裕度為61°，在整個(gè)電源電壓的共模范圍內(nèi)，跨導(dǎo)變化率僅變化2.1%。 電路結(jié)構(gòu)簡單、功耗低且可以保持輸入級跨導(dǎo)基本恒定是該模擬緩沖輸出電路的突出特點(diǎn)，可廣泛應(yīng)用于未來更多節(jié)電池監(jiān)測與保護(hù)系統(tǒng)。