公安部第一研究所 洪向宇

本文基于可編程邏輯陣列設(shè)計(jì)實(shí)現(xiàn)QPSK調(diào)制解調(diào)器，對QPSK調(diào)制解調(diào)各模塊算法進(jìn)行了研究，包括信道編譯碼、成型濾波、載波同步等，并在此基礎(chǔ)上燒寫進(jìn)FPGA中進(jìn)行仿真，利用信號分析儀分析調(diào)制器的性能。

圖1 QPSK調(diào)制解調(diào)結(jié)構(gòu)框圖

隨著科學(xué)技術(shù)的發(fā)展，通信系統(tǒng)已成為各個(gè)領(lǐng)域的技術(shù)基礎(chǔ)，由于數(shù)字傳輸能夠提供數(shù)據(jù)處理種類的靈活性，因此數(shù)字通信系統(tǒng)正受到越來越多的重視。

數(shù)字調(diào)制技術(shù)是數(shù)字傳輸?shù)幕A(chǔ)，通過載波調(diào)制使數(shù)字信號在信道中傳輸，載波的表達(dá)式有三個(gè)變量，因此數(shù)字信號調(diào)制技術(shù)分為幅度鍵控（ASK）、頻移鍵控（FSK）和相移鍵控（PSK）三種方式。其中QPSK是目前最常用的數(shù)字信號調(diào)制方式之一，QPSK調(diào)制方式的優(yōu)點(diǎn)為頻譜利用率高、抗干擾性強(qiáng)，并且能夠很好的權(quán)衡頻帶利用率和接收信噪比的折中要求。本文在FPGA平臺上設(shè)計(jì)實(shí)現(xiàn)QPSK調(diào)制解調(diào)器。

1 QPSK調(diào)制解調(diào)器的設(shè)計(jì)

本文設(shè)計(jì)的QPSK調(diào)制解調(diào)系統(tǒng)由10個(gè)部分組成。信道編解碼部分采用Turbo交織器的設(shè)計(jì)；校驗(yàn)部分CRC校驗(yàn)算法設(shè)計(jì)；QPSK調(diào)制解調(diào)部分；成形濾波模塊和匹配濾波模塊采用根升余弦濾波器實(shí)現(xiàn)；載波同步采用改進(jìn)的科斯塔斯環(huán)算法實(shí)現(xiàn)。結(jié)構(gòu)框圖如圖1所示。

QPSK調(diào)制部分如圖2所示，QPSK調(diào)制器包括信道編碼器、CRC校驗(yàn)、數(shù)據(jù)成幀、數(shù)據(jù)調(diào)制、成型濾波等模塊。

圖2 QPSK調(diào)制部分結(jié)構(gòu)框圖

圖3 QPSK解調(diào)部分結(jié)構(gòu)框圖

圖4 信道編碼部分結(jié)構(gòu)框圖

QPSK解調(diào)部分如圖3所示，QPSK解調(diào)器包括匹配濾波、CRC校驗(yàn)、載波同步、定時(shí)同步與盲均衡、星座映射、信道譯碼等模塊。

本文使用信道編譯碼算法為利用Turbo碼的信道編譯碼算法，利用卷積、交織、刪余、復(fù)用模塊實(shí)現(xiàn)Turbo碼的編碼，其中基帶信道編碼器采用Turbo碼中的并行級聯(lián)編卷積算法結(jié)構(gòu)。信道譯碼的結(jié)構(gòu)圖如圖4所示。根據(jù)香農(nóng)信道編碼定理，譯碼過程采用最佳的最大似然譯碼方案。因此信道譯碼過程使用最大似然譯碼算法，譯碼數(shù)據(jù)進(jìn)入解碼器后，經(jīng)過數(shù)據(jù)緩沖器對數(shù)據(jù)進(jìn)行緩存操作，并將數(shù)據(jù)輸入解交織器進(jìn)行解交織操作，從而實(shí)現(xiàn)譯碼的迭代運(yùn)算。如圖5所示。

圖5 信道譯碼部分結(jié)構(gòu)框圖

圖6 成型濾波結(jié)構(gòu)框圖

圖7 載波同步系統(tǒng)框圖

本文使用分布式算法實(shí)現(xiàn)成形濾波器，分布式算法在FPGA實(shí)現(xiàn)中不需要乘法器，而是系數(shù)查找表和移位寄存器實(shí)現(xiàn)減小了FPGA的邏輯資源。算法結(jié)構(gòu)圖如圖6所示。

本文采用改進(jìn)型的科斯塔斯環(huán)設(shè)計(jì)載波同步，其算法框圖如7圖所示。

本文使用m序列信號發(fā)生器實(shí)現(xiàn)CRC校驗(yàn)。由于算法結(jié)構(gòu)簡單，因此利用移位寄存器的m序列信號發(fā)生器就可實(shí)現(xiàn)的CRC校驗(yàn)。

圖8 QPSK的星座圖及眼圖

2 仿真與驗(yàn)證

將QPSK算法燒寫進(jìn)FPGA中，利用信號分析儀測設(shè)系統(tǒng)的星座圖及眼圖，結(jié)果如圖8所示，圖中可以看到QPSK調(diào)制的星座點(diǎn)收斂，系統(tǒng)的誤差向量幅度僅為2%，說明調(diào)制設(shè)計(jì)中的幅度誤差和相位誤差極小，驗(yàn)證了調(diào)制系統(tǒng)設(shè)計(jì)的性能。

結(jié)語：本文的設(shè)計(jì)基于FPGA的QPSK調(diào)制解調(diào)器。主要研究了信道編解碼算法，成型濾波與匹配濾波算法，CRC校驗(yàn)算法，載波同步算法等。最終將算法燒寫進(jìn)FPGA中進(jìn)行仿真驗(yàn)證。