天門職業(yè)學(xué)院 彭麗君

電子自動(dòng)化技術(shù)在現(xiàn)代數(shù)據(jù)系統(tǒng)開(kāi)發(fā)中發(fā)揮了非常重要的作用，在進(jìn)行該技術(shù)設(shè)計(jì)過(guò)程中，第一步要明確需要實(shí)現(xiàn)的具體功能，再利用時(shí)序仿真進(jìn)行驗(yàn)證，確認(rèn)無(wú)問(wèn)題后將這些模塊劃入到基礎(chǔ)元件中，最終實(shí)現(xiàn)總的設(shè)計(jì)任務(wù)。電氣自動(dòng)化設(shè)計(jì)的輸入類型包含了原理圖模式以及硬件描述語(yǔ)言模式，其中VHDL以及Verilog HDL是現(xiàn)階段常用的硬件描述語(yǔ)言模式.為了進(jìn)一步探究層次化設(shè)計(jì)方法在電子自動(dòng)化設(shè)計(jì)中的應(yīng)用，以VHDL輸入類型為載體，探究了秒表的設(shè)計(jì)方法，在顯示屏上以“X:XX.XX”的形式顯示7位數(shù)字。各個(gè)信號(hào)插孔通過(guò)ds1～ds7引出來(lái)，同時(shí)將段選信號(hào)連接起來(lái)，設(shè)置兩個(gè)按鈕，分別實(shí)現(xiàn)清零功能與啟停功能，實(shí)現(xiàn)了秒表的層次化設(shè)計(jì)與開(kāi)發(fā)。

伴隨著現(xiàn)代電子技術(shù)的快速發(fā)展，電子自動(dòng)化技術(shù)依托于硬件掃描語(yǔ)言實(shí)現(xiàn)了FPGA以及CPLD芯片的編程工作，從本質(zhì)上解決了數(shù)字系統(tǒng)開(kāi)發(fā)過(guò)程中存在的問(wèn)題。在我國(guó)許多高等院校規(guī)劃了電子自動(dòng)化技術(shù)學(xué)科，但是在教學(xué)活動(dòng)開(kāi)展中顯現(xiàn)出了較多的問(wèn)題，比如說(shuō)課堂教學(xué)內(nèi)容與實(shí)踐需求不吻合、教學(xué)內(nèi)容較為抽象，難以理解、教學(xué)體系不成熟等。電子自動(dòng)化技術(shù)的編程目標(biāo)主要是FPGA以及CPLD芯片，并基于Quartus軟件運(yùn)用環(huán)境，通過(guò)層次化設(shè)計(jì)模式進(jìn)行數(shù)字系統(tǒng)開(kāi)發(fā)。為了進(jìn)一步探究層次化設(shè)計(jì)方法在電子自動(dòng)化設(shè)計(jì)中的運(yùn)用，本文以Quartus軟件為載體，系統(tǒng)的闡述了層次化設(shè)計(jì)流程以及使用方式，同時(shí)選取秒表開(kāi)發(fā)為示例，探究了層次化設(shè)計(jì)模式的具體運(yùn)用。

1 電子自動(dòng)化設(shè)計(jì)中層次化設(shè)計(jì)方法應(yīng)用

1.1 層次化設(shè)計(jì)思路

在正常的硬件設(shè)計(jì)過(guò)程中，一般是先進(jìn)行元件類型與型號(hào)的選取，然后將這些元件組裝起來(lái)，從而實(shí)現(xiàn)某些特定的功能，這樣的設(shè)計(jì)思路也可以應(yīng)用到電子自動(dòng)化設(shè)計(jì)中，只是在使用方法上具有更強(qiáng)的靈活性與變化性。在進(jìn)行層次化設(shè)計(jì)過(guò)程中，首先要明確需要實(shí)現(xiàn)的功能，然后依照功能的不同將其劃分為若干個(gè)相互獨(dú)立的子模塊，保證各個(gè)子模塊功能的正常運(yùn)行，再利用時(shí)序仿真進(jìn)行驗(yàn)證，確認(rèn)無(wú)問(wèn)題后將這些模塊劃入到基礎(chǔ)元件中，最終實(shí)現(xiàn)總的設(shè)計(jì)任務(wù)。伴隨著設(shè)計(jì)任務(wù)完成的越來(lái)越多，不僅幫助設(shè)計(jì)人員積累了大量的經(jīng)驗(yàn)，同時(shí)也會(huì)有效的提高元件庫(kù)的規(guī)模，能夠?yàn)樵O(shè)計(jì)者接來(lái)下的工作提供便利，可以有效的提高開(kāi)發(fā)速度。

層次化設(shè)計(jì)模式在設(shè)計(jì)過(guò)程中，是采用從上往下的方式開(kāi)展分析設(shè)計(jì)工作的，并將總?cè)蝿?wù)分類為相互獨(dú)立的各個(gè)子模塊，但是在功能實(shí)現(xiàn)上卻采用從下往上的方式逐個(gè)實(shí)現(xiàn)的。

1.2 電子自動(dòng)化設(shè)計(jì)的輸入類型

電子自動(dòng)化設(shè)計(jì)的輸入類型包含了兩個(gè)方面，分別是原理圖模式以及硬件描述語(yǔ)言模式。首先，原理圖模式主要指將元件放置到畫(huà)布上，緊接著通過(guò)導(dǎo)向使得各個(gè)元件的引腳連接起來(lái)，再規(guī)劃輸入引腳與輸出引腳，從而實(shí)現(xiàn)電子自動(dòng)化設(shè)計(jì)。這種輸入方法具有操作簡(jiǎn)單、較為直觀的優(yōu)點(diǎn)，但是也存在Quartus軟件庫(kù)中可供其運(yùn)用的元件數(shù)量較少的缺陷。其次，硬件描述語(yǔ)言模式的應(yīng)用，幫助設(shè)計(jì)人員解決了硬件開(kāi)發(fā)細(xì)節(jié)上的難題，設(shè)計(jì)人員不需要全面掌握每個(gè)硬件的開(kāi)發(fā)標(biāo)準(zhǔn)，通過(guò)程序指令進(jìn)行元件的邏輯功能敘述就可以實(shí)現(xiàn)相應(yīng)的功能。通過(guò)該模式的應(yīng)用為硬件設(shè)計(jì)帶來(lái)了極大的便利，也是電子自動(dòng)化設(shè)計(jì)中普遍應(yīng)用的方法?，F(xiàn)階段常用的硬件描述語(yǔ)言模式有VHDL以及Verilog HDL等，下文中秒表的開(kāi)發(fā)就是基于VHDL開(kāi)展的。

2 基于層次化設(shè)計(jì)方式的秒表開(kāi)發(fā)研究

為了進(jìn)一步探究層次化設(shè)計(jì)方法在電子自動(dòng)化設(shè)計(jì)中的應(yīng)用，本文以較為簡(jiǎn)單的秒表為例進(jìn)行實(shí)證分析，系統(tǒng)并詳細(xì)的說(shuō)明該設(shè)計(jì)方法的思路與流程。秒表具有開(kāi)始計(jì)時(shí)、結(jié)束計(jì)時(shí)、暫停與繼續(xù)計(jì)時(shí)、清零等功能，在顯示屏上以“X:XX.XX”的形式顯示7位數(shù)字。各個(gè)信號(hào)插孔通過(guò)ds1～ds7引出來(lái)，同時(shí)將段選信號(hào)連接起來(lái)，設(shè)置兩個(gè)按鈕，分別實(shí)現(xiàn)清零功能與啟停功能。

2.1 秒表的層次化設(shè)計(jì)與開(kāi)發(fā)

第一步要明確設(shè)計(jì)任務(wù)，并根據(jù)任務(wù)將其分解為若干個(gè)相互獨(dú)立的子模塊。在秒表開(kāi)發(fā)中可以分為秒表模塊以及LED顯示控制模塊。其中秒表模塊中涵蓋的時(shí)、分以及秒均為計(jì)數(shù)器，為了更好的在LED顯示屏中顯示，對(duì)分與秒的十位數(shù)進(jìn)行單獨(dú)處理，通過(guò)這樣的設(shè)置完整實(shí)現(xiàn)秒表功能所需要的計(jì)數(shù)器規(guī)格與數(shù)量為3個(gè)計(jì)數(shù)值為0～9以及2個(gè)計(jì)數(shù)值為0～5的計(jì)數(shù)器，圖1所示為層次設(shè)計(jì)框架示意圖。

圖1 層次設(shè)計(jì)框架示意圖

2.2 秒表的層次化開(kāi)發(fā)實(shí)現(xiàn)

在進(jìn)行秒表層次化設(shè)計(jì)時(shí)，在完成相關(guān)功能是要依照從下往上的原則進(jìn)行，首先要完成下層模塊設(shè)計(jì)，之后基于完成的下層模塊進(jìn)行上層模塊設(shè)計(jì)，確保各個(gè)功能都能夠順利實(shí)現(xiàn)。

（1）最下層的計(jì)數(shù)器設(shè)計(jì)

基于VHDL輸入類型，根據(jù)秒表要實(shí)現(xiàn)的功能，完成mod6以及mod10計(jì)時(shí)器的開(kāi)發(fā)工作，同時(shí)將設(shè)計(jì)完成的文件取名為mod6.vhd以及mod10.vhd.

（2）第二層秒表模塊開(kāi)發(fā)

用原理圖輸入模式完成秒表模塊開(kāi)發(fā)工作，第一步雙擊mod6.vhd文件，通過(guò)選單新建symbol文件；第二步雙擊mod10.vhd文件，并在里面新建symbol文件；第三步建立新的原理圖文檔timer.bdf，使用鼠標(biāo)左鍵點(diǎn)擊畫(huà)布空白地方，打開(kāi)symbol文件窗口，這是會(huì)在Project文件里面自動(dòng)生成mod6以及mod10元件，見(jiàn)圖2所示。

通過(guò)硬件描述語(yǔ)言VHDL實(shí)現(xiàn)秒表開(kāi)發(fā)任務(wù)，首先建立新的HNDL文件，并將文件名稱設(shè)置為timer.bhd，緊接著在系統(tǒng)框架中設(shè)立mod6以及mod10的元件注釋，最后依照實(shí)際狀況規(guī)劃mod6以及mod10的實(shí)例，參考程序如下。

圖2 Project文件 生成mod6與mod10元件

該環(huán)節(jié)主要進(jìn)行LED控制器的設(shè)計(jì)與開(kāi)發(fā)。首先通過(guò)硬件描述語(yǔ)言VHDL實(shí)現(xiàn)LED控制模塊功能，并將該文件命名為ldectrl.vhd，于此同時(shí)還需要對(duì)LED控制器進(jìn)行實(shí)體定義，具體代碼程序如下。

層次設(shè)計(jì)方式在電子自動(dòng)化設(shè)計(jì)中具有非常廣泛的應(yīng)用，在進(jìn)行硬件設(shè)計(jì)時(shí)先明確硬件的類型與信號(hào)，之后以靈活的方式將各個(gè)硬件連接起來(lái)，在輸入類型上包含了原理圖模式以及硬件描述語(yǔ)言模式，為了進(jìn)一步探究電子自動(dòng)化設(shè)計(jì)中層次化設(shè)計(jì)方法的應(yīng)用，以秒表為例進(jìn)行了實(shí)證研究，為不斷提升電子自動(dòng)化的設(shè)計(jì)水平提供支持。