周士雷,倪永婧
(1.中國電子科技集團公司第五十四研究所,河北 石家莊 050081;2.河北科技大學(xué) 信息科學(xué)與工程學(xué)院,河北 石家莊 050000;3.燕山大學(xué) 信息科學(xué)與工程學(xué)院,河北 秦皇島 066000)
衛(wèi)星通信具有覆蓋范圍廣、不受地理環(huán)境限制和對抗自然災(zāi)害能力優(yōu)異等優(yōu)勢,因此獲得了越來越廣泛的應(yīng)用,傳輸業(yè)務(wù)量也越來越大。同時,衛(wèi)星通信骨干網(wǎng)的信息傳輸呈現(xiàn)高速化趨勢,對衛(wèi)星帶寬提出了更高要求[1]。文獻[2-8]論述了在衛(wèi)星通信系統(tǒng)中,由于星上轉(zhuǎn)發(fā)器資源功率和帶寬雙重限制,轉(zhuǎn)發(fā)器資源租用價格昂貴,因此充分高效利用轉(zhuǎn)發(fā)器的資源是提升衛(wèi)星通信系統(tǒng)能力的關(guān)鍵。文獻[9-10]論述了調(diào)制解調(diào)器在衛(wèi)星通信系統(tǒng)中的作用。在衛(wèi)星通信系統(tǒng)中,調(diào)制解調(diào)器主要完成業(yè)務(wù)數(shù)據(jù)和模擬中頻信號的變換,是充分高效利用轉(zhuǎn)發(fā)器資源和提升衛(wèi)星通信系統(tǒng)能力的關(guān)鍵設(shè)備。業(yè)務(wù)終端設(shè)備的數(shù)據(jù)流經(jīng)過組幀、信道編碼、星座映射、成形濾波、基帶調(diào)制及變頻等處理后輸出中頻信號至上變頻設(shè)備,同時把經(jīng)由下變頻送至設(shè)備的中頻信號經(jīng)過解調(diào)及譯碼等處理后,送至業(yè)務(wù)終端。
衛(wèi)星調(diào)制解調(diào)器的設(shè)計中,大部分調(diào)制方式都可以通過正交調(diào)制的方式實現(xiàn),即可以利用正交基帶信號對載波參數(shù)進行調(diào)制,不同的載波調(diào)制方式對應(yīng)不同的正交基帶波形[11]。各種調(diào)制方式,在符號跳變的時刻,調(diào)制載波發(fā)生突變,從而導(dǎo)致調(diào)制載波頻譜的擴展,造成相鄰信道的干擾[12]。為解決這一問題,對基帶調(diào)制信號進行成形濾波。目前,衛(wèi)星通信常用的是平方根升余弦濾波器,成形系數(shù)為0.3。在實際通信中,成形系數(shù)越低,信號所占帶寬越小[13]。但是成形系數(shù)越低,需要的濾波器階數(shù)越高,消耗的資源越多,尤其在符號速率逐比特可變的調(diào)制器(64 ksps~20 Msps)設(shè)計中,基帶信號經(jīng)成形濾波模塊進行頻譜成形后,為了濾除數(shù)字處理過程中產(chǎn)生的鏡像分量,在DA變換之后需要一個模擬低通濾波器[14]。符號速率變化時,為了在不改動模擬濾波器的情況下實現(xiàn)對鏡像分量的濾除,需要將抽樣速率固定在一定范圍內(nèi)。最高速率需保證4倍符號速率,低速率所需成形倍數(shù)達到1 024倍符號速率,針對在實際應(yīng)用中成形系數(shù)為0.05時,傳統(tǒng)設(shè)計需要近萬的乘法器資源,實現(xiàn)復(fù)雜度較高的問題,本文提出一種內(nèi)插倍數(shù)可變低滾降成形濾波器的設(shè)計與實現(xiàn)方法,在實現(xiàn)低滾降成形的基礎(chǔ)上大大降低了實現(xiàn)消耗乘法器資源,為實現(xiàn)低滾降成形系數(shù)工程實現(xiàn)奠定了基礎(chǔ)。
成形濾波器主要是將信號頻譜限定在一定范圍內(nèi)以提高頻譜利用率,同時降低系統(tǒng)誤碼率,它必須滿足奈奎斯特第一準(zhǔn)則[15]。滿足奈奎斯特準(zhǔn)則的濾波器有很多,如理想低通、升余弦滾降、直線滾降及三角特性等。其中,理想低通濾波器頻帶利用率最高,可達2 Baud/Hz。但理想低通在物理上是無法實現(xiàn)的,而且這種濾波器時域響應(yīng)波形尾巴震蕩幅度大,一旦定時稍有偏差,會出現(xiàn)嚴(yán)重的碼間干擾。因此,在實際應(yīng)用中,對理想低通濾波器的邊沿做緩慢下降處理,一般采用根升余弦滾降特性濾波器完成成形濾波,其傳遞函數(shù)為:
(1)
式中,fN=Rs/2=1/2Ts為信道符號速率的一半。發(fā)射RF載波頻譜要求相對于調(diào)制器輸出頻譜不應(yīng)倒置。
工程實現(xiàn)時,必須對濾波器進行截短處理。在FPGA實現(xiàn)時需要對濾波器進行取整處理[16],取整和截短造成旁瓣升高及滾降特性變差等,這就需要合理確定截短的長度。
在符號速率逐比特可變調(diào)制器設(shè)計中,信道編碼成幀后的數(shù)據(jù)經(jīng)過成形濾波器進入DA芯片,進行數(shù)模變換,變換后的模擬信號經(jīng)過基帶濾波器濾除鏡像分量,然后進行中頻調(diào)制,生成中頻信號輸出?;鶐V波器一般采用模擬低通濾波器實現(xiàn),為了實現(xiàn)模擬低通濾波器對各個符號速率的鏡像分量的濾除,需要把DA的采樣鐘限定到一定范圍內(nèi),一般情況采樣鐘的頻率需大于基帶濾波器的帶寬。為了匹配符號鐘和采樣鐘的關(guān)系,需要不同數(shù)據(jù)速率采用不同的內(nèi)插倍數(shù),低速高內(nèi)插倍數(shù),高速低內(nèi)插倍數(shù)。調(diào)制信號處理流程如圖1所示。
圖1 調(diào)制信號處理流程Fig.1 Modulation signal processing
調(diào)制器的最低符號速率為64 ksps,設(shè)計的基帶模擬濾波器的帶寬為20 MHz,采樣鐘在25~100 MHz逐Hz可變,成形濾波器需要支持最大512倍內(nèi)插,最小4倍內(nèi)插。成形濾波器時域表達為:
(2)
式中,T為每個符號的周期;α為滾降系數(shù)。
實際工程中,必須對上述濾波器進行截短處理。濾波器進行截短處理后,會產(chǎn)生吉布斯效應(yīng),直接影響濾波器的性能。降低吉布斯效應(yīng)通常的做法是增加濾波器的長度[17]。
實際設(shè)計濾波器涉及內(nèi)插倍數(shù)IP、截短長度GN和濾波器階數(shù)N。IP為濾波器響應(yīng)在每個碼元周期內(nèi)的采樣點數(shù);GN為截短的濾波器的時域長度(以碼元周期T為單位);N=GN×IP,如果增加濾波器的階數(shù),則相應(yīng)地增加了實現(xiàn)其濾波器的乘法器數(shù)量。
理想濾波器是不存在的[18]。實際系統(tǒng)中,濾波器都是經(jīng)過截短處理,通過增大IP而不改變GN,不影響濾波器的滾降特性,即通過增加采樣時鐘,提升內(nèi)插倍數(shù)而增加數(shù)字N的方法,不能壓低第一旁瓣。
不同內(nèi)插倍數(shù)根升余弦濾波器的頻譜對比如圖2所示,點劃線代表IP=4,GN=8T,α=0.05的頻譜圖,實線代表IP=8,GN=8T,α=0.05的頻譜圖,可以看出,2條譜線重疊。由此可知,不改變截短長度,改變內(nèi)插倍數(shù)不影響濾波器的特性。
圖2 不同內(nèi)插倍數(shù)根升余弦濾波器的頻譜對比Fig.2 Spectrum comparison of square root raised-cosine filter with different interpolation multiples
不同截短長度根升余弦濾波器的頻譜對比如圖3所示。
圖3 不同截短長度根升余弦濾波器的頻譜對比Fig.3 Spectrum comparison of square root raised-cosine filter with different truncation lengths
細點劃線代表IP=4,GN=8T,α=0.05的頻譜圖;細點虛線代表IP=4,GN=16T,α=0.05的頻譜圖;粗實線代表IP=4,GN=32T,α=0.05的頻譜圖;粗點實線代表IP=4,GN=64T,α=0.05的頻譜圖。由圖3可以看出,提升群時延可以提升濾波器的滾降特性,但是當(dāng)GN由32T提升至64T時,效果不明顯。綜合以上2點設(shè)計低滾降成形濾波器采取GN=32T進行設(shè)計。最大濾波器階數(shù)為512×32=16 384,階數(shù)巨大,需要的乘法器非常多,普通數(shù)字信號處理芯片不能實現(xiàn)。
實際工程應(yīng)用中,為了減少內(nèi)插成形濾波器中乘法器的資源消耗和計算量,常常結(jié)合輸入激勵特點,對其進行多相分解,指將數(shù)字濾波器的轉(zhuǎn)移函數(shù)H(z)分解成若干個不同相位的組。成形濾波器h(n)采用有限沖擊響應(yīng)(FIR)結(jié)構(gòu)實現(xiàn),其z變換為:
(3)
式中,N為濾波器長度。
若將h(n)的抽頭分成L組,假設(shè)N是L的Q倍,即N/L=Q,Q為整數(shù),其代表最大的內(nèi)插倍數(shù),那么H(z)的多相分解結(jié)構(gòu)為:
H(z)=h(0)z0+h(Q)z-Q+…+h[(L-1)Q]z-(L-1)Q+
h(1)z-1+h(Q+1)z-(Q+1)+…+
h[(L-1)Q+1]z-(L-1)Q-1+
h(2)z-2+h(Q+2)z-(Q+1)+…+
h[(L-1)Q+2]z-(L-1)Q-2+…+
h(Q-1)z-(Q-1)+h(2Q+2)z-(2Q-1)+…+
h[(L-1)Q+Q-1]z-(L-1)Q-(Q-1)=
(4)
(5)
則:
(6)
式中,Ek(zQ)為H(z)的多相分量。
成形濾波器輸入的序列為x(n),x(n)經(jīng)過I倍內(nèi)插之后為xI(n),輸出為y(n)。
(7)
假定成形濾波器輸入的序列為x(n),x(n)經(jīng)過8倍內(nèi)插之后為xI(n),其輸入序列仿真如圖4所示。輸入的激勵大部分點為0,可將輸入激勵的特點與多相濾波器的結(jié)構(gòu)相結(jié)合節(jié)約乘法器資源。
圖4 內(nèi)插后的輸入序列仿真Fig.4 Interpolated input sequence
根據(jù)成形濾波器的多相分解,輸入內(nèi)插后的數(shù)據(jù)特點,并結(jié)合整數(shù)抽取,可明顯節(jié)約乘法器資源。
多相成形濾波器的高效結(jié)構(gòu)如圖5所示??梢钥闯?,每組輸入的數(shù)據(jù)延時后分別抽取,抽取后分為I組,x1(n),x2(n),x3(n),…,xi(n),i=1,2,3,…,I,在這I組輸入中,每個節(jié)拍必定只有一組輸入激勵不為0,其他I-1組輸入激勵為0,I-1組為0的激勵卷積后的結(jié)果為0,I-1組濾波器不用工作,只有輸入激勵不為0那一組濾波器進行乘法運算,相當(dāng)于每個節(jié)拍有32個乘法器工作。因此大大降低了乘法器資源的使用量,節(jié)省了數(shù)字信號處理器的資源。
圖5 多相成形濾波器的高效結(jié)構(gòu)Fig.5 Efficient structure of multiphase forming filter
選用Altera公司Cyclone系列產(chǎn)品,選擇以5CEFA9F23I7芯片作為處理核心器,設(shè)計了硬件實現(xiàn)平臺。信號在編碼成形后分為I,Q兩路,分別送給低滾降成形濾波器進行成形濾波,需要2個低滾降成形濾波器,其實現(xiàn)原理如圖6所示。成形濾波器共有32個乘法器,工作在成形鐘下,乘法器的2個乘數(shù)分別為低滾降成形濾波器系數(shù)和成形濾波器的輸入x(n),乘法器的結(jié)果進行相加輸出為y(n)。
把通過Matlab生成的16 384個濾波器系數(shù)分為32組,每組512個系數(shù),按順序排列分別放進32個ROM中,地址生成器工作在成形鐘下,通過內(nèi)插倍數(shù)的地址步進,讀出合適的內(nèi)插系數(shù)組,即Ek(zQ),送進乘法器;x(n)工作在符號鐘下進入移位寄存器,寄存的32個數(shù)據(jù)分別進入乘法器進行計算。乘法計算得出的結(jié)果相加得出濾波器計算結(jié)果。
圖6 低滾降內(nèi)插濾波器實現(xiàn)原理Fig.6 Implementation principle of low roll-off factor shaping filter
通過控制內(nèi)插成形鐘與符號鐘的比例關(guān)系確定內(nèi)插濾波器的步進,實現(xiàn)了內(nèi)插系數(shù)可變與多相濾波器技術(shù)相結(jié)合,在降低乘法器的使用量的同時實現(xiàn)了較大的信號變化范圍。
上述基于多相濾波技術(shù)的內(nèi)插系數(shù)可變的低滾降成形濾波器設(shè)計方法已在硬件平臺上實現(xiàn),其符號速率變化范圍為64 ksps~20 Msps,并且其乘法器資源使用情況由傳統(tǒng)方法估計的16 384個下降至32個,有效地實現(xiàn)了在較寬符號速率變化范圍的同時降低了乘法器的使用量。成形系數(shù)為0.05帶寬與傳統(tǒng)成形系數(shù)為0.3的信號帶寬對比如圖7所示,成形系數(shù)為0.05的信號帶寬有明顯降低(3 dB信號帶寬節(jié)省25%),可大大節(jié)省衛(wèi)星資源。
(a)成形系數(shù)0.30
(b)成形系數(shù)0.05
本文采用與輸入激勵相結(jié)合的多相濾波技術(shù)設(shè)計出內(nèi)插倍數(shù)可變的低滾降成形濾波器與傳統(tǒng)濾波器設(shè)計方案相比,占用的資源較少,實現(xiàn)簡單;設(shè)計的低滾降濾波器與傳統(tǒng)濾波器相比,大大降低了信號帶寬,節(jié)約了衛(wèi)星資源,已作為成熟技術(shù)應(yīng)用于帶寬可變的衛(wèi)星通信終端設(shè)計中。