李曉 張文杰 金湘亮

摘? 要： 為避免芯片內(nèi)部因溫度過高而造成損壞，以及確保芯片的可靠性和穩(wěn)定性，基于0.18 μm CMOS工藝設(shè)計(jì)并實(shí)現(xiàn)了一種高精度高靈敏度過溫保護(hù)電路。該電路通過引入帶有溫度系數(shù)電壓的反饋技術(shù)，產(chǎn)生帶有溫度信息的邏輯電平，實(shí)現(xiàn)對(duì)電路工作狀態(tài)的控制，并給出細(xì)致的推導(dǎo)過程?；鶞?zhǔn)電路可在寬范圍的輸入電壓和溫度下正常工作，保證過溫保護(hù)電路有穩(wěn)定的工作狀態(tài)和穩(wěn)定的輸出。電路包含正反饋結(jié)構(gòu)，加速溫度檢測(cè)信號(hào)輸出的翻轉(zhuǎn)，提高靈敏度。仿真結(jié)果表明，當(dāng)溫度超過160 ℃時(shí)，保護(hù)電路開啟，當(dāng)溫度降到150 ℃時(shí)，保護(hù)電路關(guān)閉，且有10 ℃的溫度遲滯量。該電路能很好地抑制電源電壓變化造成的閾值點(diǎn)的漂移，有較高的精度，確保電路性能的穩(wěn)定。

關(guān)鍵詞： 過溫保護(hù); 電路設(shè)計(jì); 電路狀態(tài)控制; 溫度檢測(cè); 靈敏度提高; 仿真實(shí)驗(yàn)

中圖分類號(hào)： TN432?34? ? ? ? ? ? ? ? ? ? ? ? ? ? 文獻(xiàn)標(biāo)識(shí)碼： A? ? ? ? ? ? ? ? ? ? ? ?文章編號(hào)： 1004?373X（2020）22?0040?04

Abstract： An over?temperature protection circuit with high precision and high sensitivity is designed and implemented based on the 0.18 μm CMOS process to avoid the chip damage caused by over?temperature inside the chip， and ensure the reliability and stability of the chip. The circuit can generate logic level with temperature information by introducing feedback technology of voltage with temperature coefficient to control the working state of the circuit. The detailed derivation process is given in this paper. The reference circuit can work normally in a wide range of input voltage and temperature， and ensure stable working state and stable output of over?temperature protection circuit. The circuit contains the positive feedback structure to improve the sensitivity by accelerating the overturning of temperature detection signal output. The simulation results show that the protection circuit is turned on when the temperature exceeds 160 ℃， the protection circuit is turned off when the temperature drops to 150 ℃， and there is a temperature hysteresis of 10 ℃. The circuit can suppress the threshold point drift caused by the change of power supply voltage， and has a high precision to ensure the stability of circuit performance.

Keywords： over?temperature protection; circuit design; circuit state control; temperature detection; sensitivity improvement; simulation experiment

0? 引? 言

工藝水平的發(fā)展，致使集成電路高速發(fā)展，芯片性能提升的同時(shí)，安全性和穩(wěn)定性越來越被重視[1]。芯片內(nèi)部能量損耗將造成溫度升高，會(huì)導(dǎo)致芯片溫度過高，從而影響芯片性能和穩(wěn)定性，也會(huì)使功耗增加[2]，研究顯示：芯片溫度每升高1 ℃，MOS管驅(qū)動(dòng)能力下降約4%，電路失效率會(huì)變?yōu)樵瓉淼?倍，所以為確保芯片能正常工作，在芯片中添加過溫保護(hù)電路尤為重要[3?4]。在某些特殊的情況下，輸入電壓會(huì)超出常規(guī)的變化范圍，有較大的電壓波動(dòng)，可能會(huì)導(dǎo)致電路功能的改變[5]，所以確保電路能夠適應(yīng)寬范圍的輸入電壓，也就能保證整個(gè)電路能有穩(wěn)定的工作狀態(tài)和穩(wěn)定的輸出。傳統(tǒng)過溫保護(hù)電路受工藝影響大，而且溫度閾值點(diǎn)和遲滯量有較大偏移，且結(jié)構(gòu)復(fù)雜、精度低、所需元器件多，不符合集成電路的發(fā)展趨勢(shì)[6]。而本文設(shè)計(jì)電路具有結(jié)構(gòu)簡(jiǎn)單、元器件少、功耗小、靈敏度高、開閉可控和精度高等優(yōu)勢(shì)，保證芯片的性能和安全。

1? 過溫保護(hù)電路設(shè)計(jì)

本文設(shè)計(jì)的過溫保護(hù)電路優(yōu)勢(shì)是：基準(zhǔn)結(jié)構(gòu)新穎，按比例疊加抵消溫度的影響;正常工作范圍大，確保性能的穩(wěn)定;靈敏度高，加速溫度檢測(cè)信號(hào)輸出的翻轉(zhuǎn);精度高，閾值和遲滯變化幅度小;結(jié)構(gòu)簡(jiǎn)單，無需比較器結(jié)構(gòu);輸出隔離外部信號(hào)，也獲得更大的驅(qū)動(dòng)能力[7]。

1.1? 帶隙基準(zhǔn)

產(chǎn)生基準(zhǔn)的目的是得到一個(gè)與電源無關(guān)的零溫度特性電壓[8]。如圖1所示，基準(zhǔn)電路原理：將Q1和Q4發(fā)射極面積設(shè)為Q2，Q3和Q7的N倍，令流過R1的電流為[IR1]，流過R2的電流為[IR2]。Vbe為三極管基極?發(fā)射極電壓，VT為熱電壓，q為電子電荷量，k為玻爾茲曼常數(shù)，T為熱力學(xué)溫度，Ic為三極管集電極電流，Ib為三極管基極電流，Ie為三極管發(fā)射極電流，Is為三極管飽和電流，β為電流放大系數(shù)。

1.2? 過溫保護(hù)核心電路

過溫保護(hù)核心電路如圖1所示，電路基本原理：MP2和MN1控制整個(gè)電路的開閉，Vbias提供寬范圍穩(wěn)定的基極電壓，輸出反饋到MN2的柵極，Q5，Q7，R4和R5構(gòu)成正反饋電路， Q5，Q6，R4和R5構(gòu)成保護(hù)電路，inv1和inv2反相器隔離外部信號(hào)。開關(guān)工作狀態(tài)為：當(dāng)MP2?g為邏輯電平低電平時(shí)，MP2開啟，MN1關(guān)閉，過溫保護(hù)電路正常工作;高電平時(shí)，MP2關(guān)閉，MN1開啟，可以快速關(guān)閉整個(gè)電路，減小功耗。

過溫保護(hù)電路核心是將一個(gè)與溫度無關(guān)的電壓和一個(gè)與溫度線性相關(guān)的電壓作比較[9]。設(shè)Q6閾值電壓為VTH6，常溫下，Q6關(guān)閉，沒有電流流過Q5的基極，Q5關(guān)閉，保護(hù)電路關(guān)閉，Vout1低電平，所以MN2關(guān)閉，R7導(dǎo)通。同理可得：

調(diào)整R3，M和R0，得到TL。MN2的關(guān)斷、開啟實(shí)現(xiàn)了溫度的滯回，當(dāng)溫度下降到低于TL，Q6關(guān)閉，Q5關(guān)閉，Vout輸出又由低電平翻轉(zhuǎn)為高電平，即Vout?OTP由低電平翻轉(zhuǎn)為高電平，保護(hù)電路關(guān)閉，芯片正常工作。

由于電阻阻值以及三極管的導(dǎo)通閾值隨小幅度溫度變化的幅度較小，可以近似為溫度系數(shù)為零的電壓，因此TH和TL是溫度系數(shù)近似為零的變量，所以，電路有較高的精度。電路轉(zhuǎn)換速度決定電路對(duì)溫度的靈敏性，而本設(shè)計(jì)，正反饋電路直接作用于溫度信號(hào)的輸出結(jié)構(gòu)，原理如下：溫度變化時(shí)，R4壓降使Q7導(dǎo)通，產(chǎn)生[Ie7]=[Ic7]=β[Ib7]，則R5壓降增大，即Vbe5增大，則[Ie5]=[Ic5]=β[Ib5] 增大，R4壓降增大，[Ib7]增大，R5壓降增大，形成正反饋，朝著相同方向變化，加速流過電阻R4的電流釋放或積累，提高電路轉(zhuǎn)換速率η，則：

3? 結(jié)? 論

基于傳統(tǒng)過溫保護(hù)電路缺點(diǎn)，本文設(shè)計(jì)一種高精度高靈敏度過溫保護(hù)電路，主要介紹過溫保護(hù)電路原理，并進(jìn)行電路模塊設(shè)計(jì)、仿真和版圖繪制。測(cè)試表明，設(shè)計(jì)的帶隙電路能夠很好地抑制電源電壓和溫度影響，為后續(xù)電路提供高質(zhì)量的輸入電壓，保證后續(xù)過溫保護(hù)電路在特殊情況下也有穩(wěn)定的工作狀態(tài);正反饋結(jié)構(gòu)符合預(yù)期，能夠提高信號(hào)輸出的翻轉(zhuǎn)速度;電源電壓升高，閾值和遲滯變化幅度較小，有很高的精度，能很好地抑制電源電壓影響，很好地檢測(cè)芯片溫度的變化，保護(hù)芯片不被熱損壞，從而保證芯片的穩(wěn)定性和可靠性，也保證了芯片的使用壽命，具有良好的應(yīng)用前景。

參考文獻(xiàn)

[1] 茍靜，馮全源.新型低功耗過溫保護(hù)電路設(shè)計(jì)[J].儀表技術(shù)與傳感器，2014（7）：37?39.

[2] 陳昊，龐英俊.基于電流比較的過溫保護(hù)電路設(shè)計(jì)[J].半導(dǎo)體技術(shù)，2015，40（2）：97?100.

[3] 葛興杰，陸鋒.0.25 μm CMOS新型過溫保護(hù)電路的設(shè)計(jì)[J].電子與封裝，2018，18（6）：22?25.

[4] PLESA C S， NEAG M， BOIANCEANU C， et al. Design methodology for over?temperature and over?current protection of an LDO voltage regulator by using electro?thermal simulations [J]. Microelectronics reliability， 2017， 79： 509?516.

[5] WANG X， TIAN F， BATARSEH I. High efficiency parallel post regulator for wide range input DC?DC converter [J]. IEEE transactions on power electronics， 2008， 23（2）： 852?858.

[6] 李樹鎮(zhèn)，馮全源.一種低功耗CMOS過溫保護(hù)電路的設(shè)計(jì)[J].應(yīng)用科技，2017（1）：14?17.

[7] 謝晶，張文杰，謝亮，等.一種嵌入式動(dòng)態(tài)鎖存比較器的設(shè)計(jì)與實(shí)現(xiàn)[J].微電子學(xué)，2013，43（6）：802?806.

[8] 李新，劉敏，張海寧.基于遲滯比較器的過溫保護(hù)電路[J].中國(guó)集成電路，2018，27（z1）：54?60.

[9] 劉磊，羅萍，李航標(biāo).0.13 μm CMOS高精度過溫保護(hù)電路的設(shè)計(jì)[J].微電子學(xué)，2013，43（3）：321?324.

[10] 王文奇，汪瀅.CMOS帶隙基準(zhǔn)及過溫保護(hù)電路的研究[J].電子技術(shù)與軟件工程，2015（24）：127.