李由由,武建鋒,王康

(1.中國科學(xué)院國家授時(shí)中心,陜西 西安 710600;2.中國科學(xué)院大學(xué),北京 100049)

0 引 言

5G網(wǎng)絡(luò)正處在完善標(biāo)準(zhǔn)和培育產(chǎn)業(yè)化應(yīng)用的時(shí)期,5G同步用于支撐5G網(wǎng)絡(luò)和業(yè)務(wù),包含頻率同步與時(shí)間同步,頻率同步要求與現(xiàn)有通信系統(tǒng)基本一致,但對(duì)時(shí)間同步提出了更加嚴(yán)格的要求．在4G時(shí)代,通常采用在基站加裝衛(wèi)星接收機(jī)的方式來滿足通信系統(tǒng)對(duì)時(shí)間同步的需求,主要技術(shù)有衛(wèi)星單頻單向授時(shí)、衛(wèi)星雙向時(shí)間傳遞技術(shù)和衛(wèi)星共視時(shí)間傳遞技術(shù)．在5G時(shí)代,若要通過衛(wèi)星進(jìn)行基站間的時(shí)間同步是不合適的．首先是5G具有密集組網(wǎng)的特點(diǎn),基站距離短、密度大,如果每個(gè)基站都安裝衛(wèi)星接收機(jī),會(huì)導(dǎo)致投資成本過大;其次5G室內(nèi)基站占比將不斷增大,出現(xiàn)衛(wèi)星接收機(jī)獲取不到信號(hào)的情況將越來越多．建設(shè)高精度的地面時(shí)間同步組網(wǎng),在基站之間進(jìn)行時(shí)間同步,逐步替代單一的基站衛(wèi)星接收機(jī)授時(shí)方式,將有效解決上述問題．對(duì)于實(shí)現(xiàn)高精度的時(shí)間同步傳輸,由于精確時(shí)間同步協(xié)議(PTP)技術(shù)在電信網(wǎng)絡(luò)中的大規(guī)模應(yīng)用已經(jīng)非常成熟,且易于實(shí)現(xiàn)互聯(lián)互通,所以應(yīng)在現(xiàn)有基礎(chǔ)上對(duì)其進(jìn)行優(yōu)化．現(xiàn)有的PTP技術(shù)采用硬件時(shí)間戳的方式,同步精度可以達(dá)到亞微秒級(jí),但無法滿足5G時(shí)代對(duì)于時(shí)間同步的高精度要求,要發(fā)展具有更高精度的時(shí)間同步方法[1]．

PTP協(xié)議的局限性在于頻率分布效果差,只可保證絕對(duì)時(shí)刻信息的時(shí)間同步,但由于網(wǎng)絡(luò)中各時(shí)鐘自身的頻率漂移及老化率特性不同,長(zhǎng)時(shí)間導(dǎo)致鐘差累積變大,最終失去同步．將同步以太網(wǎng)(SyncE)加入PTP技術(shù)中,利用時(shí)鐘數(shù)據(jù)嵌入和恢復(fù)技術(shù),實(shí)現(xiàn)頻率的雙向傳遞,可提高同步精度[2]．WR(White Rabbit)協(xié)議又加入了全數(shù)字雙混頻鑒相器(DDMTD)技術(shù),實(shí)現(xiàn)時(shí)鐘主從端的相位測(cè)量和跟蹤鎖相,消除累積鐘差,再次提升了同步精度,滿足5G對(duì)高精度時(shí)間同步的要求．

本文提出了基于PTP+SyncE技術(shù)的兩種方法,一種為基于DP83640芯片平臺(tái)的方法,另一種為基于WR協(xié)議實(shí)現(xiàn)的方法,兩種方法均達(dá)到了優(yōu)于2 ns的同步精度,并給出了相應(yīng)的試驗(yàn)分析．

1 面向網(wǎng)絡(luò)的精確時(shí)間同步協(xié)議

PTP是針對(duì)分布式網(wǎng)絡(luò)測(cè)控系統(tǒng)提出的精確時(shí)鐘同步協(xié)議,基本原理是主鐘周期性的發(fā)出同步信號(hào)校正同步所有網(wǎng)絡(luò)節(jié)點(diǎn)的時(shí)鐘,用軟件實(shí)現(xiàn)精度較差,為微秒量級(jí),用硬件實(shí)現(xiàn)可達(dá)納秒級(jí)別;SyncE技術(shù)通過物理層實(shí)現(xiàn)時(shí)間頻率分布,將主時(shí)鐘的頻率精確同步給網(wǎng)絡(luò)中所有節(jié)點(diǎn)．基于PTP,依次將SyncE和DDMTD技術(shù)與之融合,成為具有更高精度的時(shí)間同步方法．

1.1 PTP同步原理

PTP協(xié)議把時(shí)鐘分成主時(shí)鐘和從時(shí)鐘．主從時(shí)鐘通過連續(xù)的交換報(bào)文發(fā)送與接收時(shí)刻的時(shí)間戳,然后根據(jù)同步算法對(duì)時(shí)鐘計(jì)算偏差并進(jìn)行自我調(diào)整,達(dá)到主從時(shí)鐘同步的目的．PTP同步過程如圖1所示．首先通過最佳時(shí)鐘源算法確定區(qū)域內(nèi)的主從時(shí)鐘,然后二者周期性地交換帶有時(shí)間戳的網(wǎng)絡(luò)包[3]．

圖1 PTP同步過程原理圖

t1時(shí)刻主鐘發(fā)送同步報(bào)文(SYNE),將時(shí)間戳信息放在跟隨報(bào)文(Follow-up)中,t2時(shí)刻從鐘收到報(bào)文,t3時(shí)刻從鐘發(fā)送延遲響應(yīng)報(bào)文(Delay-request),主鐘收到時(shí)刻記為t4,之后主鐘再發(fā)送一個(gè)延遲響應(yīng)(Delay-response),從時(shí)鐘記錄4個(gè)時(shí)間戳信息,根據(jù)PTP協(xié)議,可以計(jì)算出單向傳輸延時(shí)δMS=(t4-t3+t2-t1)/2,主從時(shí)鐘偏移offsetMS=t1+σMS-t2,在計(jì)算出時(shí)鐘偏差后進(jìn)行調(diào)整[4]．

1.2 SyncE+PTP同步原理

在SyncE中進(jìn)行時(shí)鐘分布,將編碼后的時(shí)鐘信號(hào)在物理層通過通信鏈路發(fā)送并同步到網(wǎng)絡(luò)中的其他時(shí)鐘節(jié)點(diǎn)．傳統(tǒng)以太網(wǎng)通過時(shí)鐘嵌入和恢復(fù)技術(shù)實(shí)現(xiàn)時(shí)鐘同步,主鐘在數(shù)據(jù)鏈路層中嵌入時(shí)鐘和數(shù)據(jù),從時(shí)鐘的鏈路層通過恢復(fù)電路還原參考時(shí)鐘,但還原后的時(shí)鐘只在本級(jí)使用時(shí)鐘信息,沒有同步給下級(jí)時(shí)鐘．因此,各級(jí)時(shí)鐘之間沒有相關(guān)性,他們是不同源的時(shí)鐘．

不同于傳統(tǒng)以太網(wǎng),同步以太網(wǎng)全網(wǎng)基于來自主節(jié)點(diǎn)的高精度時(shí)鐘源信息,所有節(jié)點(diǎn)構(gòu)成一個(gè)可擴(kuò)展的網(wǎng)絡(luò)拓?fù)浣Y(jié)構(gòu),子節(jié)點(diǎn)從數(shù)據(jù)鏈路中恢復(fù)出時(shí)鐘,并通過節(jié)點(diǎn)內(nèi)部的鎖相環(huán)電路消除時(shí)鐘恢復(fù)引起的抖動(dòng),然后將恢復(fù)出來的時(shí)鐘作為本級(jí)時(shí)鐘和下一級(jí)的參考時(shí)鐘．采用SyncE技術(shù)實(shí)現(xiàn)物理同步的好處有很多:同步質(zhì)量好,兼容現(xiàn)有同步網(wǎng)絡(luò);丟包、擁塞等網(wǎng)絡(luò)問題不影響它的同步;技術(shù)成熟易實(shí)現(xiàn)[5]．

SyncE雖然能很好地實(shí)現(xiàn)頻率同步,但無法實(shí)現(xiàn)時(shí)間同步;PTP可以實(shí)現(xiàn)時(shí)間同步和相位同步,但實(shí)現(xiàn)時(shí)間同步時(shí)收斂時(shí)間長(zhǎng),同步報(bào)文交換頻率過高導(dǎo)致通信鏈路負(fù)荷較大,同步精度受限于時(shí)間戳的精度,并且PTP報(bào)文經(jīng)過復(fù)雜的數(shù)據(jù)網(wǎng)絡(luò)引起的抖動(dòng)不可控,同時(shí)沒有考慮介質(zhì)的非對(duì)稱性,導(dǎo)致同步精度無法保證．

綜合考慮這兩種同步技術(shù)的優(yōu)缺點(diǎn),決定采用“PTP+SyncE”的聯(lián)合方案,以SyncE為基礎(chǔ),實(shí)現(xiàn)PTP時(shí)間同步,這樣避免了傳輸網(wǎng)絡(luò)中頻率同步收斂時(shí)間長(zhǎng)的問題．此方案中,同步以太網(wǎng)實(shí)現(xiàn)頻率同步,PTP實(shí)現(xiàn)時(shí)間和相位同步,PTP通過在硬件中插入和提取時(shí)間戳,同步精度得到提高,收斂時(shí)間進(jìn)一步縮?。诖寺?lián)合方案,提出了WR和CuteNET技術(shù)方案．WR源于CERN歐洲核子中心同步應(yīng)用,是基于以太網(wǎng)的擴(kuò)展增強(qiáng),實(shí)現(xiàn)亞納秒級(jí)時(shí)間同步的技術(shù);CuteNET技術(shù),由國家授時(shí)中心自主研發(fā),使用PTP+SyncE技術(shù),實(shí)現(xiàn)亞納秒級(jí)時(shí)間同步的技術(shù)．

1.3 PTP+SyncE+DDMTD同步原理

WR協(xié)議由三部分組成．SyncE利用時(shí)鐘數(shù)據(jù)嵌入和時(shí)鐘恢復(fù)技術(shù),實(shí)現(xiàn)雙向頻率傳遞;網(wǎng)絡(luò)精密時(shí)間同步協(xié)議(PTPv2)利用通信協(xié)議實(shí)現(xiàn)主從端延遲測(cè)量;DDMTD實(shí)現(xiàn)主從端相位測(cè)量和跟蹤鎖相．同時(shí)引入了同步鏈路的不對(duì)稱估計(jì)．

1.3.1 時(shí)鐘數(shù)據(jù)嵌入和時(shí)鐘恢復(fù)

借鑒SyncE,WR利用時(shí)鐘數(shù)據(jù)嵌入和時(shí)鐘恢復(fù)技術(shù)實(shí)現(xiàn)頻率源廣播．主設(shè)備將時(shí)鐘頻率嵌入至鏈路層的數(shù)據(jù)碼中,從設(shè)備的時(shí)鐘恢復(fù)電路從鏈路層中恢復(fù)出參考時(shí)鐘．所有設(shè)備的時(shí)鐘來源于統(tǒng)一的穩(wěn)定參考時(shí)鐘(原子鐘),逐級(jí)將時(shí)鐘分布到所有連接的節(jié)點(diǎn),使用專門的交換設(shè)備實(shí)現(xiàn)多個(gè)節(jié)點(diǎn)的擴(kuò)展．相比較于基于DP83640的實(shí)現(xiàn)方案,增加了DDMTD實(shí)現(xiàn)更精確的相位測(cè)量．

1.3.2 全數(shù)字雙混頻鑒相器

WR使用鑒相器精確測(cè)量數(shù)據(jù)恢復(fù)時(shí)鐘與本地時(shí)鐘的相位差并對(duì)時(shí)間戳進(jìn)行校正,從節(jié)點(diǎn)的鑒相器與濾波控制電路以及壓控振蕩器構(gòu)成了一個(gè)鎖相環(huán)電路,實(shí)現(xiàn)從節(jié)點(diǎn)時(shí)鐘的相位鎖定和相位調(diào)整功能,從而將基于PTPv2的時(shí)鐘同步技術(shù)帶入亞納秒級(jí)．

圖2 數(shù)字雙混頻原理

工作原理如圖2所示,利用外部鎖相環(huán)產(chǎn)生一個(gè)輔助時(shí)鐘信號(hào),該信號(hào)頻率與被測(cè)信號(hào)(clkA和clkB)的頻率存在微小的差別(fPPL=N/(N+1)×fclk．在FPGA內(nèi)部使用該輔助時(shí)鐘信號(hào)分別對(duì)clkA和clkB進(jìn)行采樣．由于采樣頻率非常接近被測(cè)信號(hào)的頻率,所以D觸發(fā)器會(huì)輸出一個(gè)非常低頻的信號(hào)．被測(cè)信號(hào)的相位差在混頻之后被放大,因此通過測(cè)量觸發(fā)器輸出信號(hào)的相位差可以計(jì)算出原信號(hào)的相位差,再通過鎖相環(huán)實(shí)現(xiàn)相位跟蹤和鎖定的功能[6]．

1.3.3 鏈路不對(duì)稱估計(jì)

WR網(wǎng)絡(luò)是基于千兆光纖以太網(wǎng)的同步網(wǎng)絡(luò),但PTP協(xié)議假定收發(fā)鏈路對(duì)稱來計(jì)算同步時(shí)間偏差,未考慮因光纖收發(fā)采用不同波長(zhǎng)而導(dǎo)致的收發(fā)時(shí)延不同,即忽略了收發(fā)鏈路的不對(duì)稱性．WR協(xié)議定義了光纖非對(duì)稱系數(shù)α,其為主端到從端光纖傳播延時(shí)δMS與從端到主端光纖傳播延時(shí)δSM的比值減1,即α=δMS/δSM-1,在構(gòu)建同步鏈路前對(duì)α進(jìn)行標(biāo)定,實(shí)現(xiàn)對(duì)光纖非對(duì)稱鏈路的補(bǔ)償[7]．

2 實(shí)驗(yàn)平臺(tái)構(gòu)建

2.1 PTP+SyncE平臺(tái)構(gòu)建

PTP+SyncE實(shí)驗(yàn)平臺(tái)如圖3所示,硬件部分由網(wǎng)絡(luò)接口芯片DP83640和微處理芯片LPC1758組成,這兩塊芯片通過RMII主模式進(jìn)行連接,微處理芯片負(fù)責(zé)PTP報(bào)文的收發(fā),網(wǎng)絡(luò)接口芯片主要功能模塊有PHY以太網(wǎng)物理層接口、IEEE1588數(shù)據(jù)包檢測(cè)與處理模塊、IEEE1588控制和IEEE1588時(shí)鐘．網(wǎng)絡(luò)接口芯片負(fù)責(zé)對(duì)時(shí)間戳進(jìn)行打戳,CPU通過讀取網(wǎng)絡(luò)接口芯片的內(nèi)部寄存器,獲得時(shí)間戳并記錄下來,根據(jù)PTP協(xié)議處理時(shí)間戳得到主從時(shí)鐘偏差和延遲[8]．軟件設(shè)計(jì)部分對(duì)PTP協(xié)議同步和UDP/IPv4網(wǎng)絡(luò)協(xié)議進(jìn)行實(shí)現(xiàn),UDP協(xié)議把PTP報(bào)文作為協(xié)議的數(shù)據(jù)段來傳遞．實(shí)驗(yàn)時(shí)使用兩塊硬件平臺(tái)點(diǎn)對(duì)點(diǎn)連接[9]．

圖3 實(shí)驗(yàn)平臺(tái)結(jié)構(gòu)

通過Wireshark軟件捕獲時(shí)鐘模塊與計(jì)算機(jī)之間傳送的報(bào)文信息,以此來驗(yàn)證同步報(bào)文信息收發(fā)是否成功．如圖4所示,設(shè)置主時(shí)鐘的IP地址為192.168.40.88,設(shè)置從時(shí)鐘的IP地址為192.168.40.7．由圖4可以看出,能夠正常地發(fā)送和接收同步報(bào)文,符合PTP標(biāo)準(zhǔn)規(guī)范要求．

圖4 同步報(bào)文驗(yàn)證結(jié)果

2.2 WR平臺(tái)構(gòu)建

相較于DP83640平臺(tái),WR技術(shù)采用國外方案,搭建如圖5所示的實(shí)驗(yàn)平臺(tái),使用兩塊Cute-WR-DP卡進(jìn)行試驗(yàn),此卡可以接收上一級(jí)時(shí)鐘信息,也可作為主鐘將時(shí)鐘信息傳遞給下一級(jí)．將這兩塊板卡設(shè)置為主節(jié)點(diǎn)和從節(jié)點(diǎn)模式,主節(jié)點(diǎn)和從節(jié)點(diǎn)采用1 Gbps光纖收發(fā)器和波分復(fù)用的單模光纖連接,從節(jié)點(diǎn)通過收發(fā)端的以太網(wǎng)物理層數(shù)據(jù)時(shí)鐘恢復(fù)技術(shù)和鎖相環(huán)來恢復(fù)同步主節(jié)點(diǎn)的頻率．鑒相器通過精確測(cè)量主從節(jié)點(diǎn)的相位差和校正時(shí)間戳,將同步精度提高到亞納秒級(jí)別．

圖5 WR實(shí)驗(yàn)平臺(tái)

Cute-WR-DP提供了通用接口用于實(shí)現(xiàn)調(diào)試、數(shù)據(jù)通信以及本地配置等功能．WR在使用前需先標(biāo)定參數(shù)．基于不對(duì)稱系數(shù)構(gòu)建的WR同步鏈路中需要標(biāo)定的參數(shù)包括:主從端口固定收發(fā)時(shí)延、主從端光纖鏈路不對(duì)稱系數(shù)α．其中,收發(fā)延時(shí)與設(shè)備本身和使用的光模塊有關(guān),在出廠時(shí)會(huì)進(jìn)行標(biāo)定,使用者也可試驗(yàn)測(cè)試,進(jìn)行精確標(biāo)定、更改參數(shù);α系數(shù)在精度要求不高的時(shí)候可用默認(rèn)參數(shù),也可根據(jù)不同設(shè)備進(jìn)行測(cè)試,自己標(biāo)定[10]．

3 測(cè)試與分析

3.1 PTP+SyncE同步精度測(cè)試

測(cè)試使用了3個(gè)時(shí)鐘模塊,利用網(wǎng)線連接,分別進(jìn)行了兩個(gè)時(shí)鐘直連的雙節(jié)點(diǎn)同步精度測(cè)試和三個(gè)模塊串聯(lián)的一、三時(shí)鐘同步精度測(cè)試．

3.1.1 雙時(shí)鐘模塊同步精度

為了測(cè)量主從時(shí)鐘的時(shí)間同步偏差,搭建了如圖6所示的同步精度驗(yàn)證系統(tǒng)．主從時(shí)鐘模塊通過RMII接口將LPC1758主系統(tǒng)與DP83640設(shè)備連接構(gòu)成,通過50 m網(wǎng)線進(jìn)行通信、同步連接．將主從設(shè)備分別產(chǎn)生的秒脈沖(1 PPS)信號(hào)輸入到SR620時(shí)間間隔計(jì)數(shù)器里．輸出的秒脈沖高電平均為3.3 V,故SR620觸發(fā)電平設(shè)為1.5,無50 Ω負(fù)載．

圖6 兩時(shí)鐘同步精度

用Matlab對(duì)18個(gè)小時(shí)的測(cè)試數(shù)據(jù)進(jìn)行分析處理,得到時(shí)間偏差的均值為1.033 ns,方差為188 ps,無異常野值．如圖7、8所示．

圖7 測(cè)試時(shí)間分布點(diǎn)圖

圖8 測(cè)試直方圖

3.1.2 串聯(lián)時(shí)鐘模塊同步精度

時(shí)鐘模塊組成三級(jí)串聯(lián)拓?fù)浣Y(jié)構(gòu),測(cè)試連接原理如圖9所示．在和雙時(shí)鐘模塊同步精度測(cè)量條件相同的情況下,測(cè)量結(jié)果如圖10、11所示．通過Matlab數(shù)據(jù)分析,均值為1.977 ns,方差為197 ps,無異常野值．測(cè)試結(jié)果表明通過PTP+SyncE這種方法,可穩(wěn)定實(shí)現(xiàn)優(yōu)于2 ns的準(zhǔn)確度和百皮秒的穩(wěn)定度．由于頻率需要經(jīng)過二次恢復(fù),與時(shí)間源的偏差加大,最終導(dǎo)致時(shí)間偏差加大．

圖9 串聯(lián)時(shí)鐘模塊同步精度

圖10 測(cè)試時(shí)間分布點(diǎn)圖

圖11 測(cè)試直方圖

3.2 WR同步精度驗(yàn)證

測(cè)試使用了3塊Cute-WR-DP卡,利用單模復(fù)用光纖連接板卡,分別進(jìn)行了兩個(gè)板卡直連的雙節(jié)點(diǎn)同步精度測(cè)試和三個(gè)板卡串聯(lián)的一三節(jié)點(diǎn)同步精度測(cè)試．

3.2.1 雙節(jié)點(diǎn)同步精度

使用Cute-WR-DP卡作為WR節(jié)點(diǎn)通過單模復(fù)用光纖相連,分為主從節(jié)點(diǎn),通過輸出的秒脈沖信號(hào)測(cè)試其時(shí)間同步的不確定度,測(cè)試連接原理圖如圖12所示．

圖12 WR雙節(jié)點(diǎn)測(cè)試連接原理圖

WR-M為主時(shí)鐘,內(nèi)部有晶振,可以產(chǎn)生固定頻率,與WR-S從時(shí)鐘通過單模復(fù)用光纖相連,主時(shí)鐘光模塊發(fā)出的光波長(zhǎng)為1490 nm,從時(shí)鐘光模塊發(fā)出的光波長(zhǎng)為1310 nm．二者同時(shí)輸出秒脈沖(1 PPS)信號(hào)連接到計(jì)數(shù)器,即可測(cè)得二者之間的時(shí)間同步的不確定度．計(jì)數(shù)器的觸發(fā)電平設(shè)置為1.5 V,計(jì)數(shù)器A口接主端,計(jì)數(shù)器B口接從端,都沒有加50 Ω的負(fù)載．使用50 m光纖進(jìn)行連接．測(cè)試結(jié)果如圖13、14所示．

經(jīng)過測(cè)試,通過Matlab數(shù)據(jù)分析,均值為28.8 ps,方差為26.5 ps,無異常野值．由于SR620計(jì)數(shù)器的精度為25 ps,當(dāng)用其測(cè)得的時(shí)間偏差為28.8 ps的時(shí)候,測(cè)量結(jié)果誤差在±25 ps．

圖13測(cè)試時(shí)間分布點(diǎn)圖

圖14 測(cè)試直方圖

3.2.2 串聯(lián)節(jié)點(diǎn)同步精度

板卡組成三級(jí)串聯(lián)拓?fù)浣Y(jié)構(gòu),測(cè)試連接原理如圖15所示．在和雙節(jié)點(diǎn)同步精度測(cè)量條件相同的情況下,測(cè)量結(jié)果如圖16～17所示．通過Matlab數(shù)據(jù)分析,均值為1.058 ns,方差為44.2 ps,無異常野值．說明通過WR也可以穩(wěn)定地達(dá)到百皮秒的抖動(dòng),優(yōu)于2 ns的準(zhǔn)確度．可以發(fā)現(xiàn),通過串聯(lián)之后,同步精度有略微下降,是因?yàn)榻?jīng)過兩次數(shù)據(jù)恢復(fù),相差累積所致．

圖15 WR三節(jié)點(diǎn)測(cè)試連接原理圖

圖16 測(cè)試時(shí)間分布點(diǎn)圖

圖17 測(cè)試直方圖

4 結(jié) 語

通過兩種方案的測(cè)試及比較,兩種方案都可以取得優(yōu)于2 ns的同步準(zhǔn)確度．5G背景下,這兩種方案都能滿足高精度的時(shí)間同步要求,但各有優(yōu)缺點(diǎn)．WR方案由于采用了雙混頻時(shí)差測(cè)量技術(shù),能夠取得較PTP+SyncE方案更好的抖動(dòng)特性以及同步精度,正由于WR方案增加了雙混頻時(shí)差測(cè)量功能,導(dǎo)致構(gòu)造復(fù)雜,成本增高,并且使用前需要進(jìn)行預(yù)校準(zhǔn)．PTP技術(shù)目前在電信網(wǎng)絡(luò)中應(yīng)用廣泛、成熟度高、互聯(lián)互通性好,在其基礎(chǔ)上改進(jìn)的PTP+SyncE方案易于實(shí)現(xiàn),更適合作為基站間時(shí)間同步的傳遞技術(shù)．