黨宏濤,許孝敏,楊建業(yè),謝陽(yáng)光 ,陳明淑

(1.西京學(xué)院理學(xué)院，西安 710123； 2.中國(guó)航空工業(yè)集團(tuán)公司西安飛行自動(dòng)控制研究所，西安 710065)

0 引言

國(guó)外早期的慣性系統(tǒng)主要是基于轉(zhuǎn)子式陀螺的平臺(tái)慣導(dǎo)系統(tǒng)，在其關(guān)鍵的平臺(tái)穩(wěn)定回路中，自適應(yīng)控制等先進(jìn)控制理論和數(shù)字化、智能化控制技術(shù)得到成功應(yīng)用，平臺(tái)系統(tǒng)精度及綜合性能大幅提高[1]。在文獻(xiàn)[1]中，王巍院士在“慣性系統(tǒng)技術(shù)發(fā)展趨勢(shì)及展望”中提到“平臺(tái)式慣性系統(tǒng)需充分利用最新控制理論和控制技術(shù)來(lái)進(jìn)一步改善其穩(wěn)定回路的性能”。文獻(xiàn)[2-3]對(duì)慣性陀螺的基本原理及模擬電路進(jìn)行了敘述，是平臺(tái)穩(wěn)定回路數(shù)字化設(shè)計(jì)的基礎(chǔ)。文獻(xiàn)[4]對(duì)撓性石英加速度計(jì)的輸出進(jìn)行了A/D轉(zhuǎn)換電路的設(shè)計(jì)，提高了電路精度，具有很好的工程應(yīng)用價(jià)值。文獻(xiàn)[5]運(yùn)用SI技術(shù)對(duì)慣性導(dǎo)航系統(tǒng)的數(shù)字電路進(jìn)行了設(shè)計(jì)，有效縮短了高速電路的研制周期，降低了研制成本。文獻(xiàn)[6-10]中設(shè)計(jì)了典型的高精度數(shù)據(jù)采集電路，具有重要的參考意義。很多文獻(xiàn)已對(duì)平臺(tái)數(shù)字回路的建模和控制算法的設(shè)計(jì)等進(jìn)行了系統(tǒng)的研究。文獻(xiàn)[11]對(duì)穩(wěn)定平臺(tái)系統(tǒng)進(jìn)行了建模，并進(jìn)行了比例積分微分(Proportion Integration Differentiation，PID)控制算法設(shè)計(jì)，使用PID算法對(duì)系統(tǒng)的快速性和穩(wěn)定性進(jìn)行調(diào)節(jié)，并對(duì)PID算法進(jìn)行了仿真。文獻(xiàn)[12]提出了采用以編碼器進(jìn)行數(shù)字測(cè)速構(gòu)成速度內(nèi)環(huán)、利用速率陀螺構(gòu)成速度外環(huán)的雙速度環(huán)復(fù)合控制方案。文獻(xiàn)[13]設(shè)計(jì)了跟瞄平臺(tái)俯仰回路的穩(wěn)定控制的模糊控制器；為了消除陀螺穩(wěn)定平臺(tái)系統(tǒng)中各框架間的耦合影響，文獻(xiàn)[14]設(shè)計(jì)了一種滑模非線性解耦控制算法；文獻(xiàn)[15]針對(duì)速率穩(wěn)定回路的校正環(huán)節(jié)設(shè)計(jì)中的超前滯后校正抗干擾性能差的缺陷，提出了兩種控制方法，改善了高階系統(tǒng)的動(dòng)態(tài)性能。但數(shù)字硬件電路是各種算法能很好實(shí)現(xiàn)的基礎(chǔ)，基于此，本文針對(duì)某型陀螺穩(wěn)定平臺(tái)目前仍采用模擬穩(wěn)定電路的問(wèn)題，設(shè)計(jì)并實(shí)現(xiàn)了陀螺穩(wěn)定平臺(tái)數(shù)字穩(wěn)定電路，主要研究了平臺(tái)數(shù)字穩(wěn)定電路的硬件實(shí)現(xiàn)問(wèn)題。

1 總體設(shè)計(jì)思想

系統(tǒng)主要由模擬量采集、信號(hào)處理及功率放大三部分組成。具體電路包括電源電路、數(shù)字信號(hào)處理(Digital Signal Processing，DSP)電路、高精度模擬數(shù)字(Analogto-Digital，AD)采集電路、脈沖寬度調(diào)制(Pulse Width Modulation，PWM)驅(qū)動(dòng)電路等，為后續(xù)各種先進(jìn)控制理論在數(shù)字回路中的應(yīng)用奠定基礎(chǔ)。數(shù)字穩(wěn)定回路驅(qū)動(dòng)器使用了DSP平臺(tái)為核心控制器件，數(shù)字穩(wěn)定回路由控制部分和功率部分組成，功率部分為一個(gè)H橋拓補(bǔ)電路，受以DSP28335為核心控制器件的控制部分控制；控制部分包含1路PWM輸出、1路RS232通信口、1片256K×16的SRAM、1片256K×16的FLASH、8路ADC單端輸入以及4路ADC差分輸入。其中PWM信號(hào)經(jīng)過(guò)高速光耦后被傳輸?shù)紿橋的4個(gè)開(kāi)關(guān)管，通過(guò)調(diào)節(jié)PWM脈沖寬度進(jìn)而調(diào)節(jié)直流母線經(jīng)過(guò)H橋輸出的電壓。

2 數(shù)字穩(wěn)定回路硬件設(shè)計(jì)與實(shí)現(xiàn)

2.1 電源電路

+28V的直流電通過(guò)電源電路后，變換出多路直流電壓供給DSP處理電路、AD采集電路及PWM驅(qū)動(dòng)電路，電源電路原理如圖1所示。

圖1 電源電路原理圖Fig.1 Power supply circuit schematic diagram

2.2 DSP處理電路

DSP為T(mén)MS320F28335PGFA ，SARAM(片內(nèi)34K×16位、片外256K×16)，F(xiàn)LASH(片內(nèi)256K×16、片外256K×16)，PWM輸出，帶JTAG調(diào)試口。DSP處理電路原理圖如圖2所示。

2.3 AD采集電路

5V供電，ADS1256+低通濾波器+TI高性能基準(zhǔn)源芯片+低壓差低噪聲穩(wěn)壓芯片，8通道單端、4通道差分輸入，測(cè)量范圍(±5V、±2.5V、±1.25V、±0.625V、±0.3125V、±0.1563V、±0.0781V)，增益可調(diào)(1、2、4、8、16、32、64)，采集精度0.00001，采集速度30kSPS。AD采集電路原理圖如圖3所示。

2.4 PWM功放電路

輸出電壓28V，1通道，輸出功率可以控制5A以?xún)?nèi)的直流負(fù)載(直流力矩電機(jī)，線圈阻值9～12Ω)，原理框圖如圖4所示。

圖2 DSP處理電路原理圖Fig.2 DSP processing circuit schematic diagram

圖3 AD采集電路原理圖Fig.3 AD acquisition circuit schematic diagram

圖4 PWM功放模塊原理框圖Fig.4 PWM power amplifier module principle block diagram

由S1、S2、S3、S4組成H開(kāi)關(guān)，4個(gè)開(kāi)關(guān)由電子元件構(gòu)成，通斷由功率驅(qū)動(dòng)器驅(qū)動(dòng)控制，S1、S4為一組，S2、S3為一組，2組開(kāi)關(guān)不同時(shí)工作，控制力矩電機(jī)的電流方向，從而控制相應(yīng)框架軸的力矩方向。

當(dāng)輸出信號(hào)為0時(shí)，PWM方波正負(fù)脈沖寬度相等，流經(jīng)直流力矩電機(jī)的平均電流為0，電機(jī)產(chǎn)生力矩亦為0。當(dāng)功放輸入信號(hào)為正時(shí)，輸出方波正負(fù)脈沖寬度差動(dòng)地變化(脈沖重復(fù)頻率不變)，平均電流為正，力矩電機(jī)產(chǎn)生正力矩；反之則為負(fù)。

圖5所示為PWM功放電路原理圖。

圖5 PWM功放電路原理圖Fig.5 PWM power amplifier circuit schematic diagram

3 實(shí)驗(yàn)及結(jié)果分析

對(duì)數(shù)字穩(wěn)定回路的各個(gè)模塊分別進(jìn)行測(cè)試。測(cè)試內(nèi)容包含以下幾個(gè)部分：1)SRAM和FLASH測(cè)試；2)ADC輸入；3)RS232測(cè)試；4)H橋調(diào)制電壓測(cè)試。圖6所示為實(shí)物圖及測(cè)試現(xiàn)場(chǎng)。

(a)實(shí)物圖

(b)測(cè)試現(xiàn)場(chǎng)圖6 實(shí)物圖及測(cè)試現(xiàn)場(chǎng) Fig.6 Photo of the circuit board and test site

將JTAG連接線插入JTAG1口，然后給數(shù)字穩(wěn)定回路通電，編寫(xiě)程序?qū)RAM和FLASH進(jìn)行測(cè)試。測(cè)試先將SRAM和FLASH中的數(shù)據(jù)全部清零，然后依次向存儲(chǔ)區(qū)寫(xiě)入數(shù)據(jù)，每個(gè)數(shù)據(jù)相較于前一個(gè)數(shù)據(jù)自增1，測(cè)試結(jié)果如圖7和圖8所示。

圖7 FLASH測(cè)試結(jié)果Fig.7 Flash test results

圖8 SRAM測(cè)試結(jié)果Fig.8 SRAM test results

測(cè)試完SRAM和FLASH之后，繼續(xù)對(duì)ADC進(jìn)行測(cè)試，測(cè)試ADC使用的是外部高精度基準(zhǔn)電壓，電壓值為3V，ADC通過(guò)P9接口輸入，此接口為單端輸入。測(cè)試結(jié)果顯示，ADC測(cè)量出的電壓為2.99691391V，如圖9所示。

圖9 ADC單端輸入測(cè)試結(jié)果Fig.9 ADC single input test results

數(shù)字穩(wěn)定回路上還有4路差分ADC輸入，同樣使用的是外部高精度基準(zhǔn)電壓，電壓值為3V，對(duì)其進(jìn)行測(cè)試，其中一路測(cè)試結(jié)果記錄如圖10所示。

圖10 ADC差分輸入測(cè)試結(jié)果Fig.10 ADC differential input test results

數(shù)字穩(wěn)定回路驅(qū)動(dòng)器使用了RS232通信，通信接口為RS1，此測(cè)試只是簡(jiǎn)單測(cè)試了驅(qū)動(dòng)器的通信功能，實(shí)現(xiàn)驅(qū)動(dòng)器返回上位機(jī)發(fā)出的信息內(nèi)容。使用串口線將驅(qū)動(dòng)器和串口相連，將程序下載到驅(qū)動(dòng)器之后運(yùn)行，同時(shí)打開(kāi)上位機(jī)，選擇一致的通信參數(shù)進(jìn)行數(shù)據(jù)發(fā)送，上位機(jī)成功收到了返回的數(shù)據(jù)。測(cè)試結(jié)果記錄如圖11所示。

圖11 RS232測(cè)試結(jié)果Fig.11 RS232 Test Results

PWM是電機(jī)驅(qū)動(dòng)器中必不可少的脈沖控制信號(hào)，用于控制MOS管的開(kāi)通和關(guān)斷。在數(shù)字穩(wěn)定回路中，PWM經(jīng)過(guò)高速光耦后傳遞給MOS管驅(qū)動(dòng)芯片。測(cè)試過(guò)程中，對(duì)主控制器DSP進(jìn)行編程，產(chǎn)生一路100Hz，占空比為50%的PWM信號(hào)，然后用外用表測(cè)量P14口的輸出，測(cè)試結(jié)果為±13mV，滿足H橋計(jì)算理論結(jié)果。

4 結(jié)論

本文初步探索研究了某型陀螺穩(wěn)定平臺(tái)數(shù)字穩(wěn)定電路,用數(shù)字穩(wěn)定電路替代原有平臺(tái)的模擬穩(wěn)定電路。設(shè)計(jì)并實(shí)現(xiàn)了基于DSP的硬件電路,包括電源電路、24位高精度AD采集電路、DSP處理電路、H橋功率放大電路等。實(shí)驗(yàn)結(jié)果表明，該硬件電路能滿足各種性能指標(biāo)要求。本文的研究成果為后續(xù)自適應(yīng)控制等先進(jìn)控制理論和數(shù)字化、智能化控制技術(shù)在陀螺穩(wěn)定平臺(tái)穩(wěn)定回路中的成功應(yīng)用奠定了硬件基礎(chǔ)。