孫 健，凌 元，韓文俊

（南京電子技術(shù)研究所 南京 210000）

引 言

高速小目標(biāo)的檢測和成像在雷達(dá)技術(shù)領(lǐng)域一直備受關(guān)注。由于這類目標(biāo)具備雷達(dá)散射截面積小、運(yùn)動速度快等特點(diǎn)，脈沖多普勒雷達(dá)往往需要增加目標(biāo)駐留時間來達(dá)到提升目標(biāo)檢測和成像性能的目的。然而，目標(biāo)駐留時間的增加會導(dǎo)致高速小目標(biāo)出現(xiàn)跨距離單元走動現(xiàn)象，嚴(yán)重影響雷達(dá)相參積累的性能。Keystone變換是消除運(yùn)動目標(biāo)距離走動的一種有效方法[1-13]。其中，文獻(xiàn)[1-10]介紹了基于Keystone變換的高速運(yùn)動目標(biāo)相參積累方法，解決了高速運(yùn)動目標(biāo)脈間存在的跨距離單元走動問題，實現(xiàn)了目標(biāo)回波長時間積累，有效提升了目標(biāo)的檢測性能；文獻(xiàn)[11-13]介紹了基于Keystone變換的目標(biāo)ISAR成像技術(shù)，實現(xiàn)目標(biāo)的長時間積累，有效提升了ISAR成像效果。

假定距離維頻率的采樣點(diǎn)為N，脈沖數(shù)為M，直接進(jìn)行Keystone變換的計算復(fù)雜度高達(dá)O(N×M2)，因此，在工程上完成實時處理極為困難。文獻(xiàn)[14]和文獻(xiàn)[15]對Keystone工程實現(xiàn)中常用的DFT+IFFT算法、Chirp-Z（CZT）變換法、sinc函數(shù)內(nèi)插法和Lagrange內(nèi)插法進(jìn)行計算復(fù)雜度評估，其中，Chirp-Z變換計算復(fù)雜最低，為工程實現(xiàn)首選方案。文獻(xiàn)[15]采用多核DSP來實現(xiàn)Keystone變換，實時性差。本文采用了Chirp-Z變換方案來實現(xiàn)Keystone變換，并設(shè)計了并行度可配置的FPGA處理架構(gòu)，支持增加運(yùn)算并行度來提升Keystone變換的處理性能，實現(xiàn)了運(yùn)算資源和處理性能的互換，可以完成Keystone的實時處理。

1 雷達(dá)目標(biāo)回波模型與Keystone變換

以點(diǎn)目標(biāo)為例，假設(shè)有多個不同距離、不同速度的點(diǎn)目標(biāo)時，其雷達(dá)接收機(jī)下變頻得到的基帶回波信號可以表示為

式中，P(f)為的傅里葉變換。假設(shè)各點(diǎn)目標(biāo)在tm時刻近似以恒速飛行，即為各點(diǎn)目標(biāo)的徑向速度，代入式（2）中，可得：

此時，進(jìn)行Keystone變換后的不同f對應(yīng)的多普勒頻率相同，便可以實現(xiàn)回波的相參積累。假定距離維頻率的采樣點(diǎn)為N，脈沖數(shù)為M，文獻(xiàn)[15]給出Keystone變換在工程實現(xiàn)中幾種方法計算復(fù)雜度的比較，如表1所示。

可見，當(dāng)N和M較大時，CZT變換方法運(yùn)算量最小。

表1 文獻(xiàn)[15]給出的幾種Keystone變換工程化方案計算復(fù)雜度比較Table 1 The calculation complexity comparison of several Keystone transform implementation methods in 15th reference

2 基于Chirp-Z變換的Keystone實現(xiàn)

Chirp-Z變換算法的思想就是在單位圓上取不相等間隔的信號Z變換，設(shè)x(n)為已知的時間信號，其Z變換的結(jié)果可以表示為

式中，z=Aejw。令zr=AW-r，則x(n)信號的CZT變換的結(jié)果為

從式（7）可知，CZT變換可以通過FFT快速計算實現(xiàn)圓周卷積而實現(xiàn)，其實現(xiàn)架構(gòu)如圖1所示。

圖1 圓周卷積的CZT變換系統(tǒng)架構(gòu)Fig.1 The CZT implementation architecture based on circular convolution

圖1中各系數(shù)為

假設(shè)運(yùn)動目標(biāo)的多普勒模糊倍數(shù)為Nam，對公式（3）中的f在[-π,π)內(nèi)等間隔的M點(diǎn)，那么?。?/p>

就利用CZT變換得到公式（4）的Keystone變換結(jié)果。

3 基于FPGA的并行可配置處理架構(gòu)

基于CZT的并行可配置Keystone處理架構(gòu)如圖2所示。

該架構(gòu)主要由Keystone控制模塊、CZT變換運(yùn)算兩部分組成。其中，Keystone控制模塊主要接收用戶的配置信息，并根據(jù)配置參數(shù)依次計算每個f下的A、W值，并配置CZT變換運(yùn)算模塊；CZT變換運(yùn)算模塊由K路并行的CZT變換運(yùn)算核組成，運(yùn)算核個數(shù)由靜態(tài)參數(shù)設(shè)置，參與的運(yùn)算核數(shù)越多，Keystone變換處理的吞吐率越大。該架構(gòu)可以有效利用資源換取處理性能，靈活實現(xiàn)資源與處理性能的互換。

圖2 基于CZT的并行可配置FPGA處理架構(gòu)Fig.2 The parallel configurable FPGA processing architecture based on CZT

3.1 Keystone控制模塊處理架構(gòu)

Keystone控制模塊主要接收用戶的配置信息，依次計算A、W值，并配置CZT變換運(yùn)算模塊，其處理架構(gòu)如圖3所示。

該模塊主要由Keystone控制狀態(tài)機(jī)、AW計算核、AW值緩存和CZT變換模塊配置四個部分組成。Keystone控制狀態(tài)機(jī)用來接收用戶的配置信息，驅(qū)動AW計算核進(jìn)行AW值運(yùn)算；AW計算核依次計算每個頻點(diǎn)的AW值，并輸出到AW值緩存模塊；AW值緩存模塊緩存AW值并發(fā)送至CZT變換配置模塊；CZT變換配置模塊用來實現(xiàn)對CZT變換模塊中K個CZT運(yùn)算核的配置功能。

圖3 Keystone控制模塊處理架構(gòu)Fig.3 The processing architecture of Keystone control module

3.2 CZT變換運(yùn)算核流水處理架構(gòu)

CZT變換運(yùn)算模塊由K路并行的CZT變換運(yùn)算核組成，每個CZT變換運(yùn)算核完全一致，支持靜態(tài)參數(shù)設(shè)置，實現(xiàn)處理資源和處理性能的互換。CZT變換運(yùn)算核流水處理架構(gòu)[16]如圖4所示。

圖4 CZT變換運(yùn)算核流水處理架構(gòu)Fig.4 The pipelined processing architecture of CZT operational core

可見，CZT變換運(yùn)算核主要由CZT控制模塊、coef1_hn生成模塊、復(fù)乘運(yùn)算一、coef2生成模塊、復(fù)乘運(yùn)算三和卷積處理模塊六部分組成。

CZT控制模塊接收Keytone控制模塊給出配置信號，完成對coef1_hn生成模塊、卷積處理模塊、coef_2生成模塊的配置功能。

coef1_hn生成模塊和coef_2生成模塊接收CZT控制模塊給出的A、W值，采用cordic算法計算得到公式（8）中三種系數(shù)值。其中，coef1_hn生成模塊采用一個cordic運(yùn)算核分時復(fù)用產(chǎn)生coef_1系數(shù)和h(n)系數(shù)。

復(fù)乘運(yùn)算一模塊接收系數(shù)coef_1和輸入數(shù)據(jù)x(n)，進(jìn)行復(fù)數(shù)相乘運(yùn)算得到g(n)，并輸入到卷積處理模塊。

卷積處理模塊接收復(fù)乘運(yùn)算一模塊輸出的g(n)和coef1_hn生成模塊輸出的h(n)數(shù)據(jù)，采用快速傅里葉變換的方式實現(xiàn)卷積處理得到y(tǒng)(n)，輸出到復(fù)乘運(yùn)算三模塊。

coef_2生成模塊采用cordic算法計算得到coef_2系數(shù)，并與卷積處理模塊得到的結(jié)果y(n)相乘，得到最終的CZT結(jié)果。

4 實現(xiàn)結(jié)果驗證

4.1 Keystone處理架構(gòu)實現(xiàn)與理論結(jié)果比對

根據(jù)文中給出的Keystone處理架構(gòu)，采用vivado2015.1設(shè)計工具在型號為xc690tffg1158-2的FPGA上實現(xiàn)，處理采用浮點(diǎn)復(fù)數(shù)運(yùn)算。為了驗證該架構(gòu)的正確性，使用MATLAB產(chǎn)生單目標(biāo)的雷達(dá)回波數(shù)據(jù)，使用FPGA進(jìn)行Keystone處理后的結(jié)果與MATLAB處理結(jié)果進(jìn)行對比。設(shè)置載頻fc=500MHz，信號帶寬B=5MHz，采樣頻率fs=6MHz，線性調(diào)頻信號脈寬T=40μs，脈沖重復(fù)周期性PRT=200μs，目標(biāo)速度v=400m/s，當(dāng)脈沖個數(shù)取1024時，單個目標(biāo)有無Keystone處理匹配濾波后的結(jié)果如圖5所示。

對比圖5中單目標(biāo)在有無Keystone處理的匹配濾波結(jié)果可以看出，經(jīng)過Keystone處理后，每個脈沖的回波的跨距離走動現(xiàn)象得以消除，圖6為單個目標(biāo)有無Keystone處理后進(jìn)行相參積累的結(jié)果。由圖6可知，在進(jìn)行Keystone處理后進(jìn)行相參積累，各個脈沖的回波信息可以得到有效積累，可顯著提升目標(biāo)回波的檢測性能。圖7為Keystone處理在FPGA上實現(xiàn)的結(jié)果與理論結(jié)果的比較。

圖5 單目標(biāo)有無Keystone處理的匹配濾波結(jié)果Fig.5 The matched filtering results with and without Keystone transform for the single target

圖6 單目標(biāo)有無Keystone處理的相參積累結(jié)果Fig.6 The coherent integration results with and without Keystone for the single target

圖7 Keystone處理的FPGA實現(xiàn)與理論結(jié)果比較結(jié)果Fig.7 The Keystone processing comparison of FPGA implementation results and the theoretical results

從圖7可以看出，采用本文給出的Keystone處理架構(gòu)處理結(jié)果與理論結(jié)果一致，最大相對誤差不大于10e-8。

4.2 Keystone處理架構(gòu)資源與性能總結(jié)

本文的Keystone處理架構(gòu)的主頻可達(dá)200MHz，需要的資源與最大可支持的脈沖數(shù)與CZT變換運(yùn)算核個數(shù)相關(guān)，處理時間與要處理的頻點(diǎn)個數(shù)（對應(yīng)時域距離門）有關(guān)，表2為支持最大脈沖數(shù)2048（可向下兼容）的Keystone變換的資源消耗與處理性能情況。

表2 浮點(diǎn)復(fù)數(shù)Keystone變換在FPGA中實現(xiàn)的性能總結(jié)Table 2 The performance summary of the FPGA implementation for the floating complex Keystone transform

由表2可知，當(dāng)并行度為1時，處理1024個頻點(diǎn)需要約23.4ms，平均每個頻點(diǎn)處理時間小于24μs。當(dāng)并行度越高時，消耗的計算資源也越多，處理時間就越短，架構(gòu)可以實現(xiàn)運(yùn)算資源和處理性能的互換。

5 結(jié)束語

脈沖多普勒雷達(dá)往往通過增加高速小目標(biāo)的駐留時間來達(dá)到提升目標(biāo)檢測和成像性能的目的，但由此導(dǎo)致的目標(biāo)跨距離單元走動現(xiàn)象會嚴(yán)重影響雷達(dá)相參積累的性能。采用Keystone變換可以有效補(bǔ)償距離單元走動，但Keystone 變換計算復(fù)雜度高，在工程上實現(xiàn)實時處理極為困難。本文提出了一種并行度可配置的Keystone實時處理架構(gòu)，支持增加并行度來提升處理性能，實現(xiàn)資源與處理性能的互換。通過仿真和板上驗證表明，本文的Keystone處理架構(gòu)十分有效，在并行度為1的情況下，平均單頻點(diǎn)2048脈沖的Keystone處理需小于25μs，最大相對誤差小于10e-8，滿足Keystone高性能處理需求。