李玉亭

(1.云南大學 法學院，昆明 650500；2.青海警官職業(yè)學院 現(xiàn)代教育技術中心，西寧 810000)

0 引言

隨著各種高新科學技術的發(fā)展與興盛，傳感器無線通信網(wǎng)絡迅速成為通信領域的研究熱點，包括嵌入式信息開發(fā)技術、分布式信息處理技術、微電子信息技術以及通信無線處理技術等，都促進了傳感器無線通信網(wǎng)絡的發(fā)展。傳感器無線通信網(wǎng)絡是一種通過在監(jiān)測通信區(qū)域中布設大量傳感器無線節(jié)點從而實現(xiàn)無線通信的通信網(wǎng)絡，主要目的在于協(xié)作的處理、采集與感知覆蓋網(wǎng)絡區(qū)域內(nèi)所有監(jiān)測對象的具體信息，并將數(shù)據(jù)向監(jiān)控中心發(fā)送[1]。傳感器無線通信網(wǎng)絡的三大要素為監(jiān)測中心、監(jiān)控對象以及傳感器節(jié)點，實現(xiàn)其通信需要綜合多種技術，包括應用層、無線通信、嵌入式通信系統(tǒng)、數(shù)據(jù)管理融合、定位、同步時間、網(wǎng)絡安全、網(wǎng)絡協(xié)議以及拓撲技術等，能夠使人們在各種環(huán)境、各種地點以及各種時間內(nèi)實時獲取可靠、詳實的信息[2]。

傳感器無線通信網(wǎng)絡中的通信節(jié)點能夠通過自組織節(jié)點的形式進行協(xié)同工作，相較于傳感器傳統(tǒng)有線通信網(wǎng)絡而言，其優(yōu)勢較為顯著，包括較高的精度、較強的靈活性、較高的可靠性以及較好的經(jīng)濟性。其中較高的精度是指節(jié)點能夠?qū)ΡO(jiān)控區(qū)域?qū)嵤┛臻g密集采樣以獲取較高的感知信息精度；較強的靈活性是指能夠隨機、臨時布置，并且網(wǎng)絡具備自組織特性，能夠應用于偏、險、急的場合，使用、設置和布局上較為靈活；較高的可靠性是指當節(jié)點出現(xiàn)失效或故障情況時，其余節(jié)點能夠迅速承擔其功能，整體可靠性較強；較好的經(jīng)濟性是指省略傳輸線纜大大降低了通信成本[3]。然而傳感器無線通信網(wǎng)絡由于采樣頻率非常高、采集的數(shù)據(jù)又種類十分復雜，因此網(wǎng)絡中會在短時間內(nèi)產(chǎn)生大量分布式大數(shù)據(jù)。為了解決這些分布式大數(shù)據(jù)的傳輸問題，設計一種云計算環(huán)境下分布式大數(shù)據(jù)多信道并行控制系統(tǒng)[4]。

1 系統(tǒng)結構及原理

分布式大數(shù)據(jù)多信道并行控制系統(tǒng)結構如圖1所示。

圖1 系統(tǒng)結構及原理圖

由圖1可以看出，該系統(tǒng)主要結構包括節(jié)點處理模塊、無線通信模塊以及USB模塊。USB模塊包含了儀器驅(qū)動模塊、用戶界面雖示模塊和數(shù)據(jù)處理模塊。儀器驅(qū)動模塊負責儀器的配置和驅(qū)動，讓儀器可以正常工作。用戶界面顯示模塊完成人機交互，用戶在界面上配置相關參數(shù)分析帶寬、中也頻點、參考功率、調(diào)制信號類型、信堪號和數(shù)據(jù)存盤路徑等。FPGA端程序主要完成數(shù)捉髙速傳輸、基于延時改進的FFB的數(shù)字信道化、時間同步、頻率同步以及星座圖解映射。數(shù)據(jù)高速傳輸模塊包括IQ數(shù)據(jù)由矢量信號分析儀通過背板總線以P2P的方式傳給FPGA，經(jīng)過FPGA處理后，再由FPGA以及DMA的方式傳給主機。數(shù)字信道化模塊完成接收信號的按頻率分離，實現(xiàn)多路信號的并行接收解調(diào)。

2 分布式大數(shù)據(jù)多信道并行控制系統(tǒng)硬件

2.1 設計節(jié)點處理模塊

云計算環(huán)境下分布式大數(shù)據(jù)多信道并行控制系統(tǒng)的硬件包括節(jié)點處理模塊、無線通信模塊、USB模塊[5]。

節(jié)點處理模塊由FPGA芯片和抗干擾器組成。其中FPGA 芯片選用EP5C3 型號，主要通過該芯片進行節(jié)點處理[6]。該芯片的參數(shù)具體如表1所示。

表1 芯片參數(shù)

而該芯片的功耗情況則具體如表2所示。

表2 該芯片的功耗情況

由于FPGA芯片接電源與接地的引腳十分復雜，會產(chǎn)生噪聲和干擾，因此利用抗干擾器進行抗干擾處理。抗干擾器主要通過去耦電容的布置，在鄰近的地線與引腳間接入電容，具體為0.1μF，以實現(xiàn)抗干擾的作用以及交流信號的過濾[7]。

2.2 設計無線通信模塊

無線通信模塊主要由射頻芯片與無線收發(fā)器組成。其中射頻芯片選用的型號為CC2420，其具體參數(shù)如表3所示[8]。

表3 射頻芯片具體參數(shù)

該芯片具備數(shù)據(jù)包的鑒權、加密、突發(fā)傳輸、緩存以及處理功能，具體構成為串行4線設備外圍接口、串行時鐘、電路板元器件、數(shù)據(jù)發(fā)送緩沖器、數(shù)據(jù)接收緩沖器、射頻收發(fā)器。

2.3 設計USB模塊

USB模塊由接口芯片、寄存器、存儲芯片以及周邊電路構成。其中接口芯片選擇的型號為C7CY01368，該芯片內(nèi)置固件程序、USB智能接口、8051增強型內(nèi)核，支持其他主控芯片的控制、同步高速傳輸以及數(shù)據(jù)批量上傳，并且自帶固件框架與調(diào)試界面[10]。該芯片支持的接口方式共兩種，包括GPIF可編程與FIFO Slave兩種方式。利用芯片內(nèi)置的固件程序?qū)拇嫫鬟M行配置。C7CY01368芯片還能夠通過FIFO Slave方式與FPGA芯片相連接，具體連接方式如圖2所示。

圖2 兩種芯片具體連接方式

存儲芯片的具體型號為C6424L，主要負責進行C7CY01368芯片數(shù)據(jù)的外部存儲[11]。

周邊電路主要由時鐘、配置以及電源管理單元構成。

3 分布式大數(shù)據(jù)多信道并行控制系統(tǒng)軟件

3.1 設計分布式大數(shù)據(jù)多信道數(shù)據(jù)同步存儲與處理模塊

云計算環(huán)境下分布式大數(shù)據(jù)多信道并行控制系統(tǒng)的軟件構成為分布式大數(shù)據(jù)多信道數(shù)據(jù)存儲與處理模塊、多信道并行控制模塊[12]。

在云計算環(huán)境下設計分布式大數(shù)據(jù)多信道數(shù)據(jù)同步存儲與處理模塊，該模塊的構成為存儲數(shù)據(jù)單元與數(shù)據(jù)多路處理單元，具體由FIFO、處理數(shù)據(jù)狀態(tài)機以及管理射頻狀態(tài)機構成。模塊中的每一路數(shù)據(jù)通道分別對應一個射頻信道[13]。在分布式大數(shù)據(jù)多信道數(shù)據(jù)存儲與處理模塊的運行中，處理數(shù)據(jù)狀態(tài)機以及管理射頻狀態(tài)機的具體功能分別如表4、表5所示。

表4 處理數(shù)據(jù)狀態(tài)機的具體功能

表5 管理射頻狀態(tài)機的具體功能

3.2 設計多信道并行控制模塊

多信道并行控制模塊主要由多信道并行管理單元、信道狀態(tài)掃查單元以及生成數(shù)據(jù)流單元構成。其中信道首先對各個分布式大數(shù)據(jù)傳輸信道的狀態(tài)進行掃查，確認信道的狀態(tài)是滿還是空，以及信道傳輸分布式大數(shù)據(jù)的具體情況，接著利用多信道并行管理單元根據(jù)具體掃查結果，通過讀取使能控制對分布式大數(shù)據(jù)傳輸信道的并行進行管理，最后利用生成數(shù)據(jù)流單元對控制結果進行上傳[14]。

當信道狀態(tài)掃查單元發(fā)現(xiàn)分布式大數(shù)據(jù)傳輸信道中存在大量傳輸數(shù)據(jù)后，多信道并行管理單元即開始進行管理工作，首先向分布式大數(shù)據(jù)多信道數(shù)據(jù)存儲與處理模塊中的管理射頻狀態(tài)機下達指令，令其關閉使能，從而使分布式大數(shù)據(jù)傳輸信道中的數(shù)據(jù)能夠被讀取，加速數(shù)據(jù)的處理與傳輸，對數(shù)據(jù)進行管理，使分布式大數(shù)據(jù)的傳輸能夠?qū)崿F(xiàn)多信道并行。當這些數(shù)據(jù)處理完畢后，多信道并行管理單元會重新下達指令，令其開啟使能，使信道能夠并行運行[15]。在該過程中，需要不斷進行信道的狀態(tài)掃查，發(fā)現(xiàn)過載信道后需要立即對其進行處理，以免影響到其他分布式大數(shù)據(jù)傳輸信道的運行，保障多個分布式大數(shù)據(jù)傳輸信道能夠時刻并行運行，避免分布式大數(shù)據(jù)傳輸中出現(xiàn)的傳輸錯誤與信道沖突。

多信道并行控制系統(tǒng)旨在不同頻率下，完成調(diào)制信號的分離和數(shù)字解調(diào)，結合星座圖以及比特流顯示結果。具體控制流程如圖3所示。

圖3 軟件實現(xiàn)流程圖

經(jīng)過下變頻模塊，射頻信號傳輸至基帶，通過A/D轉(zhuǎn)換，將射頻信號轉(zhuǎn)換為數(shù)字信號。由于碼片速率較高，可結合高速傳輸方式將信號傳輸至FPGA模塊，在該模塊中進行高速挖掘處理。再將數(shù)據(jù)傳給主機做進一步數(shù)據(jù)化理和結果顯示。數(shù)字信道化模塊、時間同步模塊、頻率同步模塊和星座圖解映射模塊都是在FPGA上完成的。

綜上所述，通過硬件與軟件相結合實現(xiàn)了分布式大數(shù)據(jù)多信道并行控制。

4 實驗結果與分析

4.1 實驗環(huán)境

利用設計的云計算環(huán)境下分布式大數(shù)據(jù)多信道并行控制系統(tǒng)進行分布式大數(shù)據(jù)多信道并行控制實驗。實驗環(huán)境：Windows7操作系統(tǒng)，配置為Intel Core i3-4170CPU3.70 GHz，內(nèi)存為4 GB，使用Java語言實現(xiàn)算法。

在搭建的實驗環(huán)境中使實驗分布式大數(shù)據(jù)傳輸信道進行分布式大數(shù)據(jù)傳輸，在傳輸過程中對其進行多信道并行控制。實驗信道共設置20個，觀察信道并行控制過程中各個實驗信道的分布式大數(shù)據(jù)信道平均傳輸速率，若速率分布的較為平均，則證明分布式大數(shù)據(jù)多信道并行控制系統(tǒng)的信道并行控制性能較好；反之，則證明系統(tǒng)的并行控制性能較差。

4.2 實驗結果分析

數(shù)據(jù)傳輸速率指單位時間內(nèi)信道上所能傳輸?shù)臄?shù)據(jù)量。計算方法如下：

S=1/log2N

(1)

其中：T表示碼元傳輸速率，即每秒鐘傳輸?shù)拇a元速率，N表示一個脈沖所能表示的有效值狀態(tài)(相當于進制數(shù))。

傳統(tǒng)分布式大數(shù)據(jù)多信道并行控制系統(tǒng)的信道并行控制性能實驗結果具體如表6所示。

表6 傳統(tǒng)系統(tǒng)的信道并行控制性能實驗結果

云計算環(huán)境下分布式大數(shù)據(jù)多信道并行控制系統(tǒng)的信道并行控制性能實驗結果具體如表7所示。

根據(jù)表6與表7可知，傳統(tǒng)分布式大數(shù)據(jù)多信道并行控制系統(tǒng)各個實驗信道的分布式大數(shù)據(jù)信道平均傳輸速率數(shù)據(jù)分布的上下起伏較大，而云計算環(huán)境下分布式大數(shù)據(jù)多信道并行控制系統(tǒng)各個實驗信道的分布式大數(shù)據(jù)信道平均傳輸速率為1.8 Mbps，分布較為均勻。也就是說云計算環(huán)境下分布式大數(shù)據(jù)多信道并行控制系統(tǒng)的信道并行控制性能優(yōu)于傳統(tǒng)分布式大數(shù)據(jù)多信道并行控制系統(tǒng)。

由于多信道數(shù)據(jù)分布散亂，會對數(shù)據(jù)檢測造成阻礙，因而對模型方法應用前后的字段分布進行分析。

表7 本文系統(tǒng)的信道并行控制性能實驗結果

圖4 應用模型方法前后TTL 字段多信道數(shù)值分布

5 結束語

數(shù)字信道化接收機利用帶通濾波器組將接收信號按頻率分離，它可對時域重疊信號進行全概率測量，且具有高頻率分辨率。云計算環(huán)境下分布式大數(shù)據(jù)多信道并行控制系統(tǒng)實現(xiàn)了信道并行控制性能的提升，并且實現(xiàn)了分布式大數(shù)據(jù)傳輸速率的提升，然而該系統(tǒng)仍然存在一些微小的缺陷，日后將進一步對其進行改進。